Högfrekventa ADC:er Pressmeddelande. DAC med seriellt indatagränssnitt

Utvidgar nätverk trådlös överföring data som använder allt högre bärfrekvenser och datahastigheter ställer till allt mer akuta problem när det gäller att förbättra digitaliseringen av signaler. Det betyder att det finns en växande efterfrågan på mer avancerade A/D-omvandlare. För att möta moderna krav har analog-till-digital-omvandlare dykt upp med en samplingshastighet på mer än 1 GHz. Den här artikeln kommer att överväga användningen av snabbare ADC:er vid utveckling av nya applikationer, såväl som vid uppgradering av gamla.

Kom ihåg Nyquist-regeln

När du väljer en analog-till-digital-omvandlare för en högfrekvensenhet, kom ihåg att samplingshastigheten för ADC måste vara två eller flera gånger högre bandbredd signal som ska digitaliseras. Denna samplingsfrekvens kallas Nyquist-frekvensen. Observera att termen "bandbredd" används, inte "frekvens". Om insignalen inte är en sinusform, anses den vara komplex. Till exempel en impuls som består av en fundamental sinusform och multipla övertoner i enlighet med Fouriersatsen. Modulerade signaler innehåller också ett brett spektrum av frekvenser som måste beaktas vid val av samplingshastighet.

Betrakta en fyrkantsvåg som består av grundfrekvensen för en sinusvåg och ett oändligt antal udda övertoner. För en 300 MHz fyrkantvåg måste ADC-samplingshastigheten vara minst två gånger den femte övertonsfrekvensen, eller 3 GHz. Mer komplexa signaler, såsom radar eller modulerade signaler, kräver liknande höga bearbetningshastigheter för att exakt fånga alla signaldetaljer.

Ett exempel är mottagaren till en LTE Advanced signalbehandlingsstation, som använder mediaaggregation för högre genomströmning och högre datahastigheter. Flera standard 20 MHz LTE-kanaler är grupperade för att ge 40-, 80-, 160 MHz bandbredd för att ge högre OFDM-genomströmning.

Användning av höghastighets-ADC i olika system

Huvudsakligen höghastighets-ADC används i mjukvarudefinierade radioenheter (SDR). De flesta moderna SDR:er använder en direktkonverteringsarkitektur (noll IF) där insignalen digitaliseras direkt efter filtrering och förstärkning. Vid arbete med decimeter- eller högfrekventa signaler (UHF eller mikrovågsugn) måste analog-till-digital-omvandlaren ha en hög samplingsfrekvens. Ett exempel är en cellulär basstationsmottagare.

Höghastighets-ADC kan också användas i andra system, såsom system för elektronisk krigföring (elektronisk krigföring), RF-inspelningssystem och radarutrustning. Mycket ofta används även höghastighets analog-till-digital-omvandlare inom mätteknik, reflektometriutrustning (OTDR). Det är en viktig del av digitala pre-distorsionsmottagare som används i linjära RF-effektförstärkare.

Nedan är ett blockschema över en Texas Instruments ADC32RF45 som används i direktkonvertering av SDR-mottagare:

Ingångsbandpassfiltret väljer den önskade signalen, lågbrusförstärkaren förstärker den, varefter signalen appliceras på digital förstärkare med en variabel förstärkning som ger rätt ingångsnivå för A/D-omvandlaren. Out-of-band filter förhindrar aliasing. ADC:n fungerar med en extern PLL-synt och jitterrenare. Den ansluts till DSP-processorn med hjälp av JESD2048-gränssnittet.

Bland produkterna som använder ADC32RF45 finns Penteks FlexorSet Software Radio Modules. Dessa moduler är designade för att hjälpa ingenjörer att designa anpassad kommunikationsutrustning och att experimentera med olika SDR-utrustning. Modulerna erbjuder två ADC-kanaler och två DAC-kanaler (). Xilinx FPGA med intern programvara för datainsamling och signalgenerering DAC underlättar experiment.

Designkrav

Det viktigaste designsteget med användning av ADC32RF45 kommer att vara korrekt val av ingångskretselement. Speciellt måste anti-aliasing out-of-band-filtren matcha ingångsimpedansen för ADC. Detta är väsentligt för att säkerställa maximalt i filtrets planhetsband och helst utanför avstötningszonen.

För att förenkla designen rekommenderas det att använda S-parametrar (spridningsparametrar). S-parametrarna i frekvensdomänen är relaterade till simuleringsstorheterna för beteendet hos RF-kretsar och komponenter. Dessa komplexa värden presenteras vanligtvis i en matrisform som kan manipuleras för att illustrera beteendet och prestanda hos kretsar och komponenter. De föredras vid utformning av transmissionsledningssystem, filter och andra högfrekventa enheter.

Dessutom kommer en komplett referensdesign med utvärderingsmodul (EVM) att hjälpa till att påskynda och förenkla designprocessen.

12 09 2013 - Norwood, Massachusetts, USA

Analog Devices Inc. (NASDAQ: ADI) introducerade en 18-bitars PulSAR®-familj av analog-till-digital-omvandlare (ADC) med en genomströmning på 5 miljoner samplingar per sekund (MSPS), dubbelt så hög hastighet som alla successiva som finns tillgängliga idag. , SAR). Med sin avancerade bandbredd, klassens bästa brusgolv och höga linjäritet är AD7960 PulSAR ADC väl lämpad för lågeffekts multiplexade system som digital röntgen och översamplingstillämpningar inklusive spektroskopi, gradientkontroll vid magnetisk resonansavbildning och kromatografisk analys av gaser.

Till skillnad från andra 18-bitars ADC:er där översampling sker på bekostnad av strömförbrukning och försämring av noggrannheten, drar AD7960 39mW vid 5MSPS och är optimerad för att bibehålla utmärkt statisk linjäritet (+/- 0,8LSB kumulativ icke-linjäritet) och hög dynamisk prestanda (signal) -to-brusförhållande 99 dB) även vid maximal hastighet. Denna nya omvandlare har också det bästa ljudnivån från golvet (22,4 nV/√Hz) till fullskalig ingångsförhållande i sin klass. Den lilla förpackningsstorleken hjälper designers att möta de stränga kraven på storlek, värme och effekt som är vanliga i system med högt kanalantal.

Analog Devices introducerade också PulSAR AD7961 16-bitars ADC, som bibehåller utmärkt signal-brusförhållande (95,5 dB) och integrerad icke-linjäritet (+/- 0,2 LSB) vid 5 MSPS.

• Ladda ner datablad, titta på video, beställ prover och utvärderingstavlor:
• Kretsar från Lab Reference Design: Precision, lågeffekt, 18-bitars signalkedja för 5 MSPS datainsamlingssystem
• Få kontakt med andra utvecklare och produktexperter från Analog Devices i onlinecommunityt teknisk support EngineerZone™:

PulSAR AD7960 och AD7691 ADCs måldatainsamlingssystem

PulSAR AD7961 och AD7960 pin-kompatibla ADC:er möjliggör skapandet av mycket anpassningsbara 16-/18-bitars datainsamlingssystem för industri- och hälsotillämpningar. De har ett konfigurerbart, lågbrus LVDS (low-voltage differential signaling)-gränssnitt som gör att data kan tas emot från omvandlaren i hastigheter upp till 300 MHz.

Pris och tillgänglighet för beställning

Produkt	Provtillgänglighet/ massproduktion	Tillstånd	SNR (typ.)	Takt. räckvidd	Pris per styck vid beställning av 1000 st	Ram
AD7960	Nu	18 bitar		-40°C till 85°C	$31.00	32-stifts LFCSP
AD7961	Nu	16 bitar	95,5 dB	-40°C till 85°C	$21.00	32-stifts LFCSP

AD7960 kan användas tillsammans med den lågeffekts ADA4897 räl-till-skenförstärkaren (p-till-försörjning), AD8031 räl-till-skena in- och utgångsspänningsförstärkare och ADR4540 eller ADR4550 spänningsreferenser för att bygga alla funktioner låg effekt, precision signalkedja.

• Om analoga enheter
• • Innovation, hög specifikationer och oöverträffad produktkvalitet är grunderna som har gjort det möjligt för Analog Devices att vara ett av de mest ekonomiskt framgångsrika företagen på marknaden under många år. elektroniska komponenter. Analog Devices är en världsledande inom signalbehandling och datakonverteringsteknik och betjänar mer än 60 000 kunder inom praktiskt taget alla områden inom elektronikindustrin. Analog Devices har sitt huvudkontor i Norwood, Massachusetts, USA, med designcenter och tillverkningsanläggningar runt om i världen. Analog Devices är noterat på S&P 500 aktieindex.

• Prenumerera på tidningen, ADI:s tekniska veckotidning.

  PulSAR är ett registrerat varumärke som tillhör Analog Devices, Inc.

Redaktörer - kontaktuppgifter:

Den här artikeln diskuterar huvudfrågorna relaterade till principen för drift av ADC:er av olika typer. Samtidigt låg några viktiga teoretiska beräkningar angående den matematiska beskrivningen av analog-till-digital-omvandlingen utanför artikelns ram, men länkar tillhandahålls där den intresserade läsaren kan hitta en djupare övervägande av de teoretiska aspekterna av ADC-operationen . Således handlar artikeln mer om att förstå de allmänna principerna för ADC-funktion än om en teoretisk analys av deras arbete.

Introduktion

Som en utgångspunkt, låt oss definiera analog-till-digital konvertering. Analog-till-digital-omvandling är processen att omvandla en ingående fysisk kvantitet till dess numeriska representation. En analog-till-digital-omvandlare är en enhet som utför en sådan omvandling. Formellt kan ingångsvärdet för ADC:n vara vilken fysisk storhet som helst - spänning, ström, motstånd, kapacitans, pulsrepetitionshastighet, axelrotationsvinkel, etc. Men för säkerhets skull, i framtiden kommer vi med ADC endast att förstå spänning-till-kod-omvandlare.

Begreppet analog-till-digital konvertering är nära besläktat med begreppet mätning. Mätning förstås som processen att jämföra det uppmätta värdet med en viss standard; under analog-till-digital konvertering jämförs ingångsvärdet med ett visst referensvärde (vanligtvis med en referensspänning). Således kan analog-till-digital omvandling betraktas som ett mått på värdet på insignalen, och alla begrepp inom metrologi, såsom mätfel, gäller för det.

Huvudegenskaper hos ADC

ADC har många egenskaper, varav omvandlingsfrekvensen och bitdjupet kan kallas de viktigaste. Omvandlingsfrekvensen uttrycks vanligtvis i sampel per sekund (SPS), bitdjupet är i bitar. Moderna ADC:er kan ha ett bitdjup på upp till 24 bitar och en omvandlingshastighet på upp till GSPS-enheter (naturligtvis inte samtidigt). Ju högre hastighet och bitdjup, desto svårare är det att få de erforderliga egenskaperna, desto dyrare och mer komplex blir omvandlaren. Konverteringshastighet och bitdjup är relaterade till varandra på ett visst sätt, och vi kan öka det effektiva konverteringsbitdjupet genom att offra hastigheten.

ADC-typer

Det finns många typer av ADC, men i den här artikeln kommer vi att begränsa oss till att endast överväga följande typer:

• Parallell konvertering ADC (direkt konvertering, flash ADC)
• Successive Approximation ADC (SAR ADC)
• delta-sigma ADC (laddningsbalanserad ADC)

ADC:er för direkt (parallell) omvandling har den högsta prestandan och det lägsta bitdjupet. TLC5540 parallellkonvertering ADC från Texas Instruments har till exempel en hastighet på 40MSPS med en bitbredd på endast 8 bitar. ADC av denna typ kan ha omvandlingsfrekvenser på upp till 1 GSPS. Det kan noteras här att pipelined ADCs (pipelined ADCs) har ännu högre hastighet, men de är en kombination av flera ADCs med lägre hastighet och deras övervägande ligger utanför ramen för denna artikel.

Den mellersta nischen i bithastighetsserien upptas av successiva approximations-ADC. Typiska värden är 12-18 bitar vid en omvandlingshastighet på 100KSPS-1MSPS.

Den högsta noggrannheten uppnås av sigma-delta ADC:er med ett bitdjup upp till 24 bitar inklusive och en hastighet från SPS-enheter till KSPS-enheter.

En annan typ av ADC som har funnit användning på senare tid är den integrerande ADC. Integrerande ADC:er har nu nästan helt ersatts av andra typer av ADC:er, men kan hittas i äldre mätinstrument.

direktkonvertering ADC

Direktkonvertering ADC blev utbredd på 1960- och 1970-talen och började produceras som integrerade kretsar på 1980-talet. De används ofta som en del av "pipelined" ADC:er (som inte beaktas i denna artikel), och har en kapacitet på 6-8 bitar med en hastighet på upp till 1 GSPS.

ADC-arkitekturen för direktkonvertering visas i fig. ett

Ris. 1. Strukturdiagram över direktkonvertering ADC

Funktionsprincipen för ADC:n är extremt enkel: ingångssignalen matas samtidigt till alla "positiva" ingångar på komparatorerna, och de "negativa" ingångarna matas med en serie spänningar som erhålls från referensen genom att dividera med motstånd R För kretsen i fig. 1 denna rad kommer att vara: (1/16, 3/16, 5/16, 7/16, 9/16, 11/16, 13/16) Uref, där Uref är ADC-referensspänningen.

Låt en spänning lika med 1/2 Uref appliceras på ingången till ADC. Då kommer de första 4 komparatorerna att fungera (om du räknar underifrån), och logiska kommer att dyka upp vid deras utgångar. Prioritetskodaren kommer att bilda en binär kod från "kolumnen" av enheter, som är fixerad av utgångsregistret.

Nu blir fördelarna och nackdelarna med en sådan omvandlare tydliga. Alla komparatorer arbetar parallellt, fördröjningstiden för kretsen är lika med fördröjningstiden i en komparator plus fördröjningstiden i givaren. Komparatorn och kodaren kan göras mycket snabba, och som ett resultat har hela kretsen en mycket hög hastighet.

Men för att få N bitar behöver du 2^N komparatorer (och kodarens komplexitet växer också med 2^N). Schemat i fig. 1. innehåller 8 komparatorer och har 3 bitar, för att få 8 bitar behöver man 256 komparatorer, för 10 bitar - 1024 komparatorer, för en 24-bitars ADC skulle de behöva mer än 16 miljoner. Dock har tekniken ännu inte nått sådana höjder.

successiv approximation ADC

Successive Approximation Register (SAR) analog-till-digital-omvandlare mäter storleken på en insignal genom att utföra en serie av successiva "viktningar", det vill säga jämförelser av ingångsspänningens storlek med en serie magnituder som genereras enligt följande:

1. I det första steget sätts värdet lika med 1/2Uref på utgången av den inbyggda digital-till-analog-omvandlaren (hädanefter antar vi att signalen ligger i intervallet (0 - Uref).

2. om signalen är större än detta värde jämförs den med spänningen som ligger i mitten av det återstående intervallet, d.v.s. i detta fall 3/4Uref. Om signalen är mindre än den inställda nivån, kommer nästa jämförelse att göras med mindre än hälften av det återstående intervallet (dvs. med 1/4Uref-nivån).

3. Steg 2 upprepas N gånger. Således genererar N jämförelser ("viktningar") N bitar av resultatet.

Ris. 2. Strukturdiagram av den successiva approximationen ADC.

Således består den successiva approximationen ADC av följande noder:

1. Komparator. Den jämför ingångsvärdet och det aktuella värdet för "vikt"-spänningen (indikerad med en triangel i fig. 2).

2. Digital-till-analog-omvandlare (Digital till Analog Converter, DAC). Den genererar ett "vägt" spänningsvärde baserat på den digitala koden som tas emot vid ingången.

3. Successive Approximation Register (SAR). Den implementerar den successiva approximationsalgoritmen och genererar det aktuella värdet på koden som matas till ingången på DAC:n. Hela ADC-arkitekturen är uppkallad efter dess namn.

4. Provhållningsschema (Sample/Hold, S/H). För driften av denna ADC är det fundamentalt viktigt att inspänningen förblir konstant under hela omvandlingscykeln. Men "riktiga" signaler tenderar att förändras med tiden. Samplings-och-håll-kretsen "minns" det aktuella värdet för den analoga signalen och håller det oförändrat under hela enhetens cykel.

Fördelen med enheten är en relativt hög omvandlingshastighet: omvandlingstiden för en N-bitars ADC är N cykler. Omvandlingsnoggrannheten begränsas av den interna DAC:ns noggrannhet och kan vara 16-18 bitar (nu har 24-bitars ADC SAR börjat dyka upp, till exempel AD7766 och AD7767).

Delta Sigma ADC

Slutligen, den mest intressanta typen av ADC är sigma-delta ADC, ibland kallad en laddningsbalanserad ADC i litteraturen. Blockschemat för sigma-delta ADC visas i fig. 3.

Fig.3. Strukturdiagram av sigma-delta ADC.

Funktionsprincipen för denna ADC är något mer komplicerad än den för andra typer av ADC. Dess kärna är att inspänningen jämförs med spänningsvärdet som ackumuleras av integratorn. Pulser med positiv eller negativ polaritet matas till integratorns ingång, beroende på resultatet av jämförelsen. Således är denna ADC ett enkelt spårningssystem: spänningen vid utgången av integratorn "spår" ingångsspänningen (fig. 4). Resultatet av denna krets är en ström av nollor och ettor vid utgången av komparatorn, som sedan leds genom ett digitalt lågpassfilter, vilket resulterar i ett N-bitars resultat. LPF i fig. 3. Kombinerat med en "decimator", en anordning som minskar frekvensen av avläsningar genom att "tunna ut" dem.

Ris. 4. Sigma-delta ADC som spårningssystem

För stränghetens skull måste det sägas att i fig. 3 är ett blockschema över en första ordningens sigma-delta ADC. En andra ordningens sigma-delta ADC har två integratorer och två återkopplingsslingor, men kommer inte att diskuteras här. De som är intresserade av detta ämne kan hänvisa till.

På fig. 5 visar signalerna i ADC vid nollnivån vid ingången (överst) och på nivån Vref / 2 (nederst).

Ris. 5. Signaler i ADC kl olika nivåer ingångssignal.

Nu, utan att gå in på komplex matematisk analys, låt oss försöka förstå varför sigma-delta ADC:er har en mycket låg nivå av självbrus.

Betrakta blockschemat för sigma-delta-modulatorn som visas i fig. 3, och presentera den i denna form (fig. 6):

Ris. 6. Strukturdiagram för sigma-delta-modulatorn

Här representeras komparatorn som en adderare som summerar en kontinuerlig användbar signal och kvantiseringsbrus.

Låt integratorn ha en överföringsfunktion 1/s. Sedan, representerande den användbara signalen som X(s), utsignalen från sigma-delta-modulatorn som Y(s), och kvantiseringsbruset som E(s), erhåller vi överföringsfunktionen för ADC:n:

Y(s) = X(s)/(s+1) + E(s)s/(s+1)

Det vill säga, i själva verket är sigma-delta-modulatorn ett filter låga frekvenser(1/(s+1)) för den användbara signalen och filtret höga frekvenser(s/(s+1)) för brus, med båda filtren med samma gränsfrekvens. Brus som är koncentrerat i högfrekvensområdet av spektrumet avlägsnas enkelt med ett digitalt lågpassfilter, som är placerat efter modulatorn.

Ris. 7. Fenomenet "förskjutning" av brus i den högfrekventa delen av spektrumet

Det bör dock förstås att detta är en extremt förenklad förklaring av brusformning i en sigma-delta ADC.

Så den största fördelen med sigma-delta ADC är hög noggrannhet, på grund av den extremt låga nivån av inre brus. För att uppnå hög noggrannhet är det emellertid nödvändigt att gränsfrekvensen för det digitala filtret är så låg som möjligt, många gånger mindre än frekvensen för sigma-delta-modulatorn. Därför har sigma-delta ADC låg hastighet transformationer.

De kan användas inom ljudteknik, men den huvudsakliga användningen är inom industriell automation för konvertering av sensorsignaler, i mätinstrument och i andra applikationer där hög noggrannhet krävs. men inte nödvändigt hög hastighet.

Lite historia

Den äldsta ADC-referensen i historien är förmodligen Paul M. Raineys patent, "Facsimile Telegraph System", U.S. Patent 1 608 527, inlämnat 20 juli 1921, utfärdat 30 november 1926. Enheten som avbildas i patentet är faktiskt en 5-bitars direktkonvertering ADC.

Ris. 8. Första ADC-patentet

Ris. 9. Direktkonvertering ADC (1975)

Enheten som visas i figuren är en direktkonvertering ADC MOD-4100 tillverkad av Computer Labs, tillverkad 1975, sammansatt på basis av diskreta komparatorer. Det finns 16 komparatorer (de är placerade i en halvcirkel för att utjämna signalutbredningsfördröjningen till varje komparator), därför har ADC en kapacitet på endast 4 bitar. Omvandlingshastighet 100 MSPS, strömförbrukning 14 watt.

Följande bild visar en avancerad version av ADC för direktkonvertering.

Ris. 10. Direktkonvertering ADC (1970)

1970 VHS-630, tillverkad av Computer Labs, hade 64 komparatorer, var 6-bitars, 30 MSPS och förbrukade 100 watt (1975 VHS-675 hade 75 MSPS och förbrukade 130 watt).

Litteratur

W. Kester. ADC Architectures I: Flash Converter. Analoga enheter, MT-020 handledning.

Steve Logan (Maxim Integrated)

Överflödet av moderna analog-till-digital-omvandlare (ADC) ställer utvecklaren inför ett svårt val.

Integrerade ADC:er har en upplösning på 8 ... 24 bitar, och det finns även flera 32-bitars. Det finns ADC:er inbyggda i mikrokontroller, FPGA:er, mikroprocessorer, system-on-a-chip, successiva approximations-ADC (SAR) och sigma-delta-versioner. Pipeline-ADC:er används i applikationer där den högsta samplingsfrekvensen krävs. ADC-samplingshastigheter sträcker sig från 10 S/s till över 10 GS/s. Och prisintervallet är från mindre än $1 till $265 och mer.

För att välja den bästa ADC för din applikation, överväg olika typer av dessa produkter och optimala användningsförhållanden för deras huvudtyper.

Successiv Approximation ADC – för medelhög hastighet och datainsamling

Successive Approximation Register (SAR) ADC:er finns tillgängliga i en mängd olika upplösningar och hastigheter. Den första ligger som regel i intervallet 6 ... 8 till 20 bitar, medan den andra - från flera Ksa/s till 10 Msa/s. SAR ADC är ett bra val för medelhastighetsapplikationer som motorstyrning, vibrationsanalys, processövervakning. De är inte lika snabba som pipelineade ADC:er (diskuteras nedan), men är snabbare än sigma-delta ADC:er (även diskuteras nedan).

Området för ADC SAR-effektförlust är direkt relaterat till samplingsfrekvensen. Till exempel, en IC som avger 5 mW vid 1 MS/s kommer att avleda 1 µW vid 1 kSa/s. Således är SAR ADC:er ganska flexibla när det gäller applikationer och en utvecklare kan använda ett namn för många applikationer.

En annan fördel med SAR ADC:er är att de tar ett "foto" av den analoga insignalen. SAR-arkitekturen tar prov vid en viss tidpunkt. När kan en utvecklare behöva det? När du behöver mäta flera signaler samtidigt kan du sampla flera enkanaliga SAR ADC:er samtidigt, eller samtidigt sampla med en flerkanalig ADC eller flera lagringssamplingsenheter (SHA, Track-and-hold, T/H-kärnor) inom det. Detta gör att systemet kan mäta flera analoga signaler samtidigt.

I strömtransformatorer och spänningstransformatorer används SAR ADCs i reläskyddskretsar. Med deras hjälp mäter skyddssystemet samtidigt de olika faserna av ström och spänning. I elnätsekonomin bidrar detta till mer god förvaltning energinät.

Sigma-delta ADC - för mer noggrannhet

Om du behöver ökad noggrannhet genom högre sampling eller maximala effektiva bitar (ENOB), är en sigma-delta ADC det bästa valet, speciellt för lågbrus, precisionstillämpningar. När hastigheten inte är lika kritisk ger översampling och brusformning i sigma-delta ADC mycket hög noggrannhet.

När den successiva approximationsmarknaden för ADC precis började mättas för 5 till 10 år sedan, investerade många analoga företag i flerkanaliga sigma-delta-kärnor. Dagens resultat av denna process är ADC:er av mycket hög kvalitet med bitdjup upp till 24 eller 32 bitar och samplingshastigheter från 10 S/s till 10 MS/s.

Vilka applikationer kan kräva en upplösning på mer än 20 bitar? Ett exempel på applikationer där precision i nivå med maximalt möjliga antal bitar krävs som standard − mätinstrument och bränslekromatografer för olje- och gasindustrin. Förutom andra systemapplikationer som sätter standarden för att bedöma noggrannheten hos analoga signaler, applikationer där slutanvändare måste ha absolut förtroende för den data de tar emot.

Behöver du en modulator?

De senaste sigma-delta ADC:erna har blivit svåra att klassificera i termer av hastighet och samplingshastighet. Traditionella sigma-delta ADC:er gjorde all digital efterbehandling internt (inklusive SINC/cut-filter, decimering, brusformning). Därefter skickades data sekventiellt ut till utsidan med ett mycket högt ENOB (Effective Number of Bits - effektivt antal bitar). Till exempel, om du hade en 24-bitars ADC, var utmatningen i 24-bitars format. Den första biten var den mest signifikanta biten (MSB) och den 24:e biten var den minst signifikanta biten (LSB). Datautmatningshastigheten var i det vanliga fallet lika med systemets klockfrekvens dividerat med 24. Dessa var inte de snabbaste eller mest flexibla ADC:erna.

Under de senaste 5-10 åren har sigma-delta-modulatorer blivit mer populära, särskilt i applikationer som kräver högre hastighet (ofta runt 1 Msa/s eller mer). Utan att vänta på den fullständiga digitaliseringen av 24-bitarsutgången matar sigma-deltamodulatorn ut dataströmmen bit för bit, och flyttar uppgiften med digital filtrering för ytterligare dataanalys till processorns eller FPGA:s axlar.

Denna modulatorflexibilitet är användbar för tillämpningar som motorstyrning, där 12 till 16 bitar kan vara tillräckligt. Motorstyrenheten behöver kanske inte de 8 minst signifikanta bitarna av en 24-bitars dataström om de första 16 bitarna ger tillräcklig analog mätnoggrannhet.

Serial ADCs vs. Sigma Delta: Speed ​​​​Matters

Ett annat viktigt ämne för diskussion är ingångsfilter. Kom ihåg att ADC:s seriella arkitektur låter dig göra en snabb ram. När en applikation kräver en högre samplingshastighet blir ingångsfiltret mer komplext. Då behövs i många fall en extern buffert eller förstärkare för att "driva" ingångskondensatorn och snabbt dämpa svängningarna, och denna förstärkare måste ha tillräcklig bandbredd. Figur 1 visar ett exempel på aktivering av MAX11166 500kS/s 16-bitars seriell ADC. Ju högre bitdjup och ju högre samplingshastighet, desto kortare tid krävs för att matcha inmatningen och korrekt läsa data.

Figur 1 använder en MAX9632-förstärkare med 55 MHz förstärkning och ett enkelt RC-filter. Denna speciella förstärkare uppnår mindre än 1 nV/√Hz brus, vilket resulterar i en systemupplösning på 1/10 dB effektiv bit.

Jämfört med successiva approximations-ADC:er läses data från ingången till sigma-delta-ADC:n många gånger, så kraven på anti-aliasing-filtret är inte så kritiska. Ett enkelt RC-filter räcker ofta. Figur 2 visar ett exempel på anslutning för MAX11270 64 kSa/s 24-bitars Sigma-Delta ADC. Detta är den så kallade Wheatstone-bryggan med en 10nF kondensator kopplad mellan differentialingångarna.

Pipelined ADC:er - för ultrahöga samplingsfrekvenser

I den här artikeln har vi redan nämnt pipelineade ADC:er som efterfrågade för att få de högsta samplingsfrekvenserna, till exempel i RF-applikationer och SDR - trådlös radio med programuppgift frekvenser.

Under de senaste 10 åren, de största tillverkarna analoga chips aktivt investerat i utvecklingen av pipelined ADC. De två huvudsakliga fördelarna med pipelined ADC är hastighet och kraft. Med samplingshastigheter från 10 MS/s till flera GS/s blir valet av gränssnitt för dessa produkter avgörande. En "stor kamp" förväntas kring de digitala utgångarna från pipelineade ADC:er. Hittills har ett parallellt gränssnitt föreslagits som huvud, men ett seriellt LVDS-gränssnitt är ganska lämpligt, till exempel för ultraljudstillämpningar med ett stort antal kanaler och samplingshastigheter i intervallet 50...65 Msa/s . Men det finns redan nya typer av gränssnitt.

Seriellt gränssnitt JESD204B

JESD204B är en hög hastighet Seriellt gränssnitt med dataöverföring upp till 12,5 Gbps. Efter att ha dykt upp relativt nyligen, gjorde det möjligt för ADC-tillverkare att avsevärt öka samplingsfrekvensen, och processor- och FPGA-tillverkare med sina seriella transceivrar följde efter.

I en flerkanalsapplikation med flera parallellkopplade ADC:er är förvirrande anslutningar mellan ADC:n och FPGA/CPU:n ett problem. Med JESD204B-gränssnittet reduceras antalet datalinjer kraftigt, vilket sparar kortutrymme. Figur 3 visar ett seriellt utgångspar och en klockingång på detta gränssnitt, vilket kraftigt reducerar det erforderliga antalet I/O-stift.

Strömförbrukning för ADC:er i pipeline

I takt med att produktminiatyriseringen ökar kämpar ledande ADC-tillverkare alltmer för att minska strömförbrukningen. Bra prestanda - 1 mW per 1 Msa/s. Om din ADC-prestanda ligger nära detta, så har du något att bygga på när du skapar ett projekt.

ADC:er optimerade för mikrokontroller, FPGA:er, CPU:er och system-on-a-chip

ADC:er inbyggda i mikrokretsar är som regel inte de mest produktiva. Från början, när en 12-bitars ADC byggdes in i chippet, antogs det att det skulle fungera som en 8-bitars för att erhålla garanterade värden för det effektiva antalet bitar (ENOB) eller linjäritet. För att uppnå önskad prestanda hos ADC måste användaren noggrant studera parametrarna för den fullständiga specifikationen och bestämma vilken av dem som ska ha garanterade värden. Dock ofta bara standardegenskaper eller minimum och maximala värden parametrar från de korta specifikationerna.

Nyligen har ADC-egenskaper såsom integrerad icke-linjäritet (INL), differentiell icke-linjäritet (DNL), förstärkningsfel och effektivt antal bitar (ENOB) förbättrats avsevärt, vilket möjliggör mer aktiv integrering av ADC:er i mikrokontroller, och antalet antalet chips med integrerade ADC har ökat avsevärt. För närvarande, om en applikation kräver konvertering med en upplösning på 12 bitar eller mindre, eller bara ett fåtal konverteringskanaler, är en mikrokontroller den mest ekonomiska lösningen.

FPGA-leverantörer har också börjat bädda in ADC:er i sina system. Till exempel ett företag Xilinx rymmer en 12-bitars 1 MSa/s ADC i alla 7-seriens FPGA:er och Zynq SoC:er. Placeringen av ADC:n på kortet är dock mycket viktig. En FPGA eller system-on-a-chip processormodul kan placeras på ett avsevärt avstånd från den analoga ingången, som i allmänhet kan placeras på ett separat kort anslutet till processorkortet via en höghastighets digital buss. Om du inte vill utsätta känsliga analoga signaler för detta test, är ADC inbyggd i processorn eller FPGA inte ditt val. I det här fallet kommer du definitivt att behöva en separat högkvalitativ ADC. Till exempel, för programmerbara logiska styrenheter (PLC), skulle detta med största sannolikhet vara en 24-bitars sigma-delta ADC.

Om vi ​​pratar om PLC bör vi nämna ett så viktigt element som isolering. De flesta analoga PLC-ingångar har någon form av isolering, vanligtvis digital. Många analoga ingångsmoduler innehåller billiga mikrokontroller för snabb respons och avbrott. I det här fallet bestämmer platsen för isoleringen om den inbyggda ADC:n ska användas. Om isoleringen är placerad mellan processorn (eller mikrokontrollern) och bussen är den inbyggda ADC lämplig. Om mikrokontrollern behöver isoleras från högspänningsingångar, då bästa lösningenär en integrerad ADC och en digital isolator.

Vad är det bästa valet?

Vi har diskuterat flera egenskaper hos moderna ADC:er. Hur viktiga är hastigheten, kraften och noggrannheten för de signaler du mäter?

Om du behöver enkla, lågupplösta avläsningar för hemmabruk kan ADC:er inbyggda i en mikrokontroller, FPGA, processor eller ADC-system-på-chip med största sannolikhet göra det. Om din applikation har låg hastighet (analog ingång nära likström t.ex. en långsamt föränderlig temperatursignal), är en sigma-delta ADC det bästa valet. Om insignalen ändras tillräckligt snabbt, vilket är fallet när man analyserar vibrationerna hos en motor som körs med cirka 1000 rpm, är seriell (SAR) ADC det bästa alternativet. Om en applikation måste mäta de snabbast föränderliga analoga signalerna som finns, då det bästa valet– pipelined ADC.

Huvudfrasen som du inte bör glömma när du väljer en ADC är "det beror på ...". Om du är en utvecklare digitala kretsar eller en strömförsörjningsexpert som är förvirrad över att välja rätt ADC - du kommer att lära dig detaljerade instruktioner. ADC:er är komplexa mikrokretsar med många nyanser som kräver noggrann studie av databladet och felsökningssatser. Tabell 1 visar minimi- och maximiparametrarna för ADC:er som finns på marknaden. Detta är den verkliga bilden i dag. Vem vet hur det kommer att förändras under de kommande åren?

Tabell 1. Typiskt ADC-prestandaområde

* – modulatorns utgångshastighet

Genom att ersätta komparatorerna i en direktvägd ADC-struktur med linjära förstärkare, och jämföra utspänningarna för var och en med en serie komparatorer med flera referensspänningar, kan ingångsimpedansen ökas. Det är sant att i det här fallet kommer antalet komparatorer och logiska grindar i avkodningskretsen inte att minska.

Hewlett-Packard patenterad ny metod, kallad analog avkodning, som teoretiskt tillåter endast N komparatorer, spärrar och XOR-grindar att användas för N-bitars analog-till-digital-omvandling.

Metoden är baserad på användningen av analoga avkodningskretsar som arbetar på flera nivåer, i motsats till konventionella komparatorer som arbetar på en nivå.

2.4. Utgångskodning

I en direktviktande ADC är utgångarna från komparatorer vars referensspänningar är mindre än insignalen i tillstånd 1, och de vars referensspänningar är större än ingången är i tillstånd 0. Analogt med en kvicksilvertermometer, en sådan utgångskod kallas termometrisk. När insignalen ändras ändras endast en komparators tillstånd åt gången. Emellertid är driftmomenten för den senare och ankomsten av klockpulserna för triggerlås oberoende, vilket, vid vissa förhållanden av fördröjningarna av dessa element, kan leda till uppkomsten av instabilitet i utgångskoden för ADC, kallas "gnistkoden". Ett sätt att bekämpa detta fenomen är att bygga en avkodningsenhet med hjälp av en Gray-kod, där tillståndet för endast en bit kan ändras åt gången.

2.5. Funktion för toppdetektering

För att skriva ett stort fragment av signalen i det begränsade minnet som finns tillgängligt i enheten måste samplingshastigheten minskas jämfört med maximalt möjligt. I det här fallet kan korta skurar av signalen missas. För att förhindra detta fenomen kan du använda följande teknik. Samplingsfrekvensen är alltid den maximala. Resultatet av varje N:te provet, där N är. För att markera den maximala positiva spänningen mellan poster jämförs värdet på det aktuella provet konstant med det föregående, och det större lagras. På liknande sätt allokeras den maximala negativa spänningen. Sådana "intelligenta" enheter, som använder den beskrivna rekursiva algoritmen, är inbyggda i några nya digitala oscilloskop. Till exempel kan Hewlett-Packard HP54800-oscilloskopet lagra pulser upp till 500 ps, ​​vilket motsvarar en samplingshastighet på 2 GHz.

Ris. 1. Strukturdiagram över den "klassiska" direktviktande ADC:n

Ris. 2. Interpolerande struktur för direkt viktning av ADC

Med den beskrivna algoritmen begränsas den minsta varaktigheten av den valda pulsen av tiden för den fullständiga ADC-omvandlingscykeln, varav en betydande del spenderas på att konvertera utgångskoden för komparatormatrisen till en utsignal med användning av ett flersteg logikdiagram. Genom att ändra den logiska kretsen för ADC:n kan fördröjningen av den senare reduceras till fördröjningen av en spärr. Strukturen hos en sådan Raytheon TDC1035 digital toppdetektor visas i fig. 3 . Den skiljer sig från den "klassiska" (fig. 1) genom att istället för grindade D-vippor används här RS-vippor, som avfyras omedelbart efter ankomsten av motsvarande komparatorsignal och förblir i detta tillstånd tills återställningspulsen kommer. Den "termometriska" utgångskoden för RS-vippalinjen representerar signalens toppvärdeskod. Tidpunkten för omvandlingen till standardformuläret har inte längre strikta begränsningar. Denna ADC är baserad på ganska gammal teknik och har en garanterad pulslängd på 30 ns, mätt med full 8-bitars noggrannhet.

Ris. Fig. 3. Strukturdiagram över toppdetektorn med direktvägning ADC Raytheon TDC1035

3. ADC-pipelinetyp (pipeline)

Som nämnts ovan är den maximala bitbredden för en direkt viktad ADC 10. För att öka upplösningen måste andra strukturer användas. Många av dagens höghastighets-ADC består av noder som sekventiellt bearbetar signalen över flera klockcykler av sampelsignalen. I detta fall är frekvensen för förekomsten av utgångskoderna lika med frekvensen för sampelsignalen. De kallas Pipeline ADCs.

3.1. Rörledning grov ADC (subrangering)

Samtidigt är nu den vanligaste metoden att först konvertera en grupp av högordningssiffror till digital form (grov konvertering). Med hjälp av DAC:n omvandlas den mottagna koden till en analog signal, som subtraheras från ingången. Differentialspänningen förstärks och matas till ADC, som omvandlar gruppen av lågordnade siffror (exakt konvertering). Antalet sådana förfiningstransformationer, och därmed kaskader, kan vara ganska stort. ADC:erna av låg ordning och hög ordning arbetar samtidigt och bearbetar sekventiellt inkommande prover. Enheten kan använda interna ADC:er byggda på olika principer - direkt viktning eller till exempel betraktad under MagAmps.

På fig. Figur 4 visar strukturen för Analog Devices avancerade 12-bitars subranging ADC AD9042, som finns tillgänglig i versioner med 60 och 41 MHz samplingshastigheter. Det första SHA1 hämta-och-håll-schemat lagrar samplingen av signalen på vanligt sätt under omvandlingens varaktighet. Dess utsignal omvandlas av en ADC, vars utgångskod lagras i ett buffertregister och används även för att styra DAC. SHA2-sampelhållningsschemat används för att förhindra driften av den första ADC:n från att påverka noggrannheten hos den efterföljande delen av enheten. DAC-signalen subtraheras från dess utsignal. Differentialspänningen förstärks och lagras av SHA3-samplings-och-håll-kretsen under den tid som krävs för att den andra ADC:n ska fungera. På korrekt funktion av den första ADC:n kommer dess fel inte att överstiga en av de minst signifikanta siffrorna. Antalet siffror för den andra omvandlaren väljs på ett sådant sätt att antalet siffror för de första och andra ADC:erna är en mer än kapaciteten för ADC:n som helhet. Överbiten används för att korrigera omvandlingsfelet för den första ADC:n. För detta måste DAC:n ha en noggrannhet av åtminstone ADC:n som helhet, det vill säga i detta fall 12-bitars, och summeringsförstärkaren måste ha en sådan förstärkning att vikten av den mest signifikanta siffran i andra ADC är inte mindre än den minst signifikanta siffran i den första. I detta fall kommer den korrigerande logiska kretsen, som är en full adderare, att kunna reducera omvandlingsfelet till ett värde som motsvarar ett givet antal ADC-bitar. En speciell egenskap är användningen av en ADC av typen MagAmps, väl behärskad av företaget, och för att få hög linjäritet och hastighet, en DAC med 63 strömkällor, vars viktningskoefficient motsvarar en specifik kod. De tekniska idéerna bakom detta ramverk används i ett antal andra Analog Devices-produkter.

Ris. Fig. 4. Strukturdiagram av pipelined ADC med korrigeringslogik Analog Devices AD9042

ADS807 ADC som används av Burr-Brown i alla serier av höghastighets ADC har en liknande struktur: 12-bitars ADS80X (den snabbaste ADS807 - 53 MHz), 10-bitars ADS82X och ADS90X (den snabbaste ADS824 - 70 MHz), 8 -bit ADS83X och ADS93X (snabbaste ADS831 - 80MHz).

Alla höghastighets-ADC från Texas Instruments är också baserade på denna metod. Eftersom de använder intern direkt viktning (Flash) ADC, kallar företaget deras struktur Samiflash. Med undantag för TLC876 är de alla 8-bitars och använder två interna 4-bitars ADC. Den snabbaste av dem är TLV5580 (8 bitar, 80 MHz, utgångskodsfördröjningstid - 4,5 cykler), den mest exakta är TLC876 (10 bitar, 20 MHz, använder 5 interna tvåsiffriga ADC).

3.2. Flersteg med enkelbitars ADC

En av de tidiga versionerna av pipelined ADC (rippel) bestod av identiska kaskader kopplade i serie. Varje steg innehöll en förstärkare, en enbits DAC och en komparator [X]. Insignalen memorerades av sampelhållningskretsen, gick in i den första komparatorn, när den triggades subtraherades enbits DAC-signalen från insignalen, förstärkt av en förstärkare med en faktor 2 (för att erhålla samma känslighet i alla steg) och gick in i nästa steg i form av en skillnadssignal. Således utförde var och en av kaskaderna en enbits analog-till-digital-omvandling. Uppsättningen av signaler från utgångarna från alla komparatorer representerade resultatet av transformationen, som kodades om av utgångslogiken till en standardform. Omvandlingstiden bestämdes huvudsakligen av den tid det tog signalen att passera genom alla steg.

Ris. 5. Strukturdiagram av en enbits MagAmp ADC - ett element i en pipelinead ADC

En förbättrad pipelinestruktur byggd av enkelbitars ADC kallas Magnitude Amplifiers, eller MagAmps för kort, eftersom den använder förstärkare med signalens absoluta värde. Andra namn används också. Den ekvivalenta kretsen för kaskaden för en sådan ADC visas i fig. 5. Komparatorn bestämmer tecknet på ingångsspänningen, enligt vilken den producerar en utgångsbit. Samtidigt styr den tecknet för förstärkningen med vilken signalen går in i nästa steg: +2 eller -2. Referensspänningen VR summeras med spänningen vid omkopplarens utgång, vilket bildar en differenssignal som matas till nästa steg. I motsats till varianten som beskrivs ovan (rippel) har detta beroende hopp endast i derivatan, men har inga skarpa hopp i amplitud, vilket hjälper till att uppnå en hög omvandlingshastighet. Den huvudsakliga faktorn som gör det möjligt att uppnå en hög omvandlingshastighet var möjligheten att implementera i nya strukturer av analoga IC:er med strömstyrda höghastighetsdifferentialsteg med låg distorsion och en noggrannhet på upp till 8 bitar utan användning av återkoppling. För formen på beroendet kallas denna ADC också foldad (vikt), och för utkodningen i form av en Gray-kod kallas den även en sekventiell Gray ADC. På grund av tillverkningsbarhet används dessa strukturer ofta i konstruktionen av billiga ADC:er med bra framträdande. Till exempel analoga enheter i dess AD9042 12-bitars ADC, i AD922X-serien upp till 10 MHz samplingshastighet, i AD9059 dubbel 8-bitars 60 MHz samplingshastighet (5 MSB) och i AD9054 8-bitars 200 MHz sampling ränta (4 seniora siffror).

4. Om tillämpningen av flerfasprovtagning

När samplingssignalerna är instabila, vilket vanligtvis visar sig i form av jitter i fas, visar signaler med en frekvens som motsvarar samplingsfrekvensen utseendet av karaktäristiska icke-linjär distorsion ju större, desto högre ändringshastighet för signalen. Särskilda åtgärder vidtas för att öka klockornas tidstabilitet, till exempel använder de nya Hewlett-Packard-oscilloskopen en faslåst slingformningskrets, som ger en mycket stabil klocksignal.

Ofta i höghastighets-ADC:er byggda på olika principer, för att öka den ekvivalenta samplingshastigheten för enheten som helhet, används flera ADC:er parallellt för ingångar och sampel med en tidsförskjutning i förhållande till varandra. Denna metod, som kallas flerfassampling, ger betydande fördelar i omvandlingshastighet om tiden för inspelning (sampling) av en signal i en fysisk lagringscell är betydligt kortare än tiden från ankomsten av sampelsignalen tills signalen uppträder kl. utgången från ADC. Till exempel, i AD9059 som nämns ovan, är samplingstiden för samplingshållkretsen ombord 1 ns, och det minsta samplingsintervallet är 16,7 ns. Denna möjlighet måste dock användas med försiktighet. Begränsningar orsakade av otillräcklig stabilitet hos samplingssignalerna och skillnaden i omvandlingstiden för ADC:erna som ingår i enheten leder till att nu oftast antingen bara två ADC:er är interfolierade, gjorda på samma chip, som AD9058, eller denna möjlighet är helt övergiven, som i nya oscilloskop från Hewlett-Packard.

Litteratur

1. Tektronix katalog, 1988
2. Denbnovetsky S.V. et al., Memory cathode-beam oscilloscopes. Moskva, "Radio och kommunikation", 1990.
3. 20X klockmultiplikation flyttar digitaliseringshastigheten för bärbara skop till Hiperdrive. Richard B. Rudloff, Hewlett-Packard Corp.
4. Digital inspelare av impulssignaler AFI-1700. Teknisk beskrivning och bruksanvisning. Institutet för kärnfysik, Sibiriska grenen av USSR Academy of Sciences, 1994
5. 500 Mpps 8-bitars Flash ADC, Analog Design Guide, 7:e upplagan, Maxim Integrated Products, Inc.
6. Walt Kester. Höghastighetssampling och höghastighets ADC. Höghastighetsdesigntekniker, Analog Devices Inc.
7. Vinter 1999 Designer's Reference Manual, CD, Analog Devices Inc.
8. 1997 Databok, CD, Raytheon Electronics Semiconductor Division.
9. 1999 CD-ROM-katalog, Burr-Brown Corporation.
10. Designer's Guide & Data Book.