Високочестотни АЦП Прессъобщение. DAC със сериен интерфейс за входни данни

Разширяване на мрежите безжично предаванеданни, използващи все по-високи носещи честоти и скорости на предаване на данни, поставят все по-неотложни проблеми за подобряване на цифровизацията на сигналите. Това означава, че има нарастващо търсене на по-модерни A/D преобразуватели. За да отговорят на съвременните изисквания, се появиха аналогово-цифрови преобразуватели с честота на дискретизация над 1 GHz. Тази статия ще разгледа използването на по-бързи ADC при разработване на нови приложения, както и при надграждане на стари.

Спомнете си правилото на Найкуист

Когато избирате аналогово-цифров преобразувател за високочестотно устройство, не забравяйте, че честотата на дискретизация на ADC трябва да бъде два или повече пъти по-висока честотна лентасигналът да бъде цифровизиран. Тази честота на дискретизация се нарича честота на Найкуист. Обърнете внимание, че се използва терминът "честотна лента", а не "честота". Ако входният сигнал не е синусоида, тогава той се счита за сложен. Например импулс, който се състои от основна синусоида и множество хармоници в съответствие с теоремата на Фурие. Модулираните сигнали също съдържат широк диапазон от честоти, които трябва да се имат предвид при избора на честота на дискретизация.

Помислете за квадратна вълна, състояща се от основната честота на синусоида и безкраен брой нечетни хармоници. За квадратна вълна от 300 MHz честотата на дискретизация на ADC трябва да бъде поне два пъти по-висока от петата хармонична честота или 3 GHz. По-сложните сигнали, като радарни или модулирани сигнали, изискват подобни високи скорости на обработка, за да уловят точно всички детайли на сигнала.

Пример е приемникът на LTE Advanced станция за обработка на сигнали, която използва мултимедийно агрегиране за по-висока пропускателна способност и по-високи скорости на данни. Няколко стандартни 20 MHz LTE канала са групирани, за да осигурят 40-, 80-, 160 MHz честотна лента, за да осигурят по-висока пропускателна способност на OFDM.

Използването на високоскоростни АЦП в различни системи

Главно високоскоростни ADC се използват в софтуерно дефинирани радиоустройства (SDR). Повечето съвременни SDR използват архитектура за директно преобразуване (нулева IF), при която входният сигнал се цифровизира директно след филтриране и усилване. При работа с дециметрови или високочестотни сигнали (UHF или микровълнова), аналогово-цифровият преобразувател трябва да има висока честота на дискретизация. Един пример е клетъчен приемник на базова станция.

Също така, високоскоростните ADC могат да се използват в други системи, като системи за електронна война (електронна война), системи за RF запис и радарно оборудване. Много често високоскоростните аналогово-цифрови преобразуватели се използват и в измервателната техника, рефлектометричното оборудване (OTDR). Това е важна част от цифровите приемници с предварително изкривяване, използвани в линейни радиочестотни усилватели на мощност.

По-долу е дадена блокова диаграма на Texas Instruments ADC32RF45, използван в SDR приемници с директно преобразуване:

Входният лентов филтър избира необходимия сигнал, нискошумният усилвател го усилва, след което сигналът се прилага към цифров усилвателс променливо усилване, което осигурява правилното входно ниво за A/D преобразувателя. Извънлентовите филтри предотвратяват псевдонимите. ADC работи с външен PLL синтезатор и средство за почистване на трептене. Той се свързва с DSP процесора чрез интерфейса JESD2048.

Сред продуктите, които използват ADC32RF45, са софтуерните радиомодули FlexorSet на Pentek. Тези модули са предназначени да помогнат на инженерите да проектират персонализирано комуникационно оборудване и да експериментират с различно SDR оборудване. Модулите предлагат два ADC канала и два DAC канала (). Xilinx FPGA с вътрешен софтуерза събиране на данни и генериране на сигнал DAC улеснява експериментите.

Изисквания за проектиране

Най-важната стъпка при проектирането с помощта на ADC32RF45 ще бъде правилният избор на елементи на входната верига. По-специално, филтрите извън обхвата за антиалиасинг трябва да съответстват на входния импеданс на ADC. Това е от съществено значение, за да се осигури максимум в лентата на плоскост на филтъра и за предпочитане извън зоната на отхвърляне.

За да се опрости дизайна, се препоръчва използването на S параметри (параметри на разсейване). S-параметрите в честотната област са свързани със симулационните величини за поведението на RF вериги и компоненти. Тези комплексни стойности обикновено се представят в матрична форма, която може да се манипулира, за да илюстрира поведението и производителността на схемите и компонентите. Те са предпочитани при проектиране на системи за преносни линии, филтри и други високочестотни устройства.

В допълнение, пълен референтен дизайн с модул за оценка (EVM) ще помогне за ускоряване и опростяване на процеса на проектиране.

12 09 2013 - Норууд, Масачузетс, САЩ

Analog Devices Inc. (NASDAQ: ADI) представи 18-битово семейство PulSAR® от аналогово-цифрови преобразуватели (ADC) с пропускателна способност от 5 милиона проби в секунда (MSPS), два пъти по-висока от скоростта на който и да е преобразувател на регистър с последователно приближение, наличен днес. , SAR). AD7960 PulSAR ADC е много подходящ за мултиплексирани системи с ниска мощност като дигитални рентгенови лъчи и приложения за свръхсемплиране, включително спектроскопия, контрол на градиента и усъвършенствана честотна лента, най-добър в класа шумов под и висока линейност в магнитно резонансно изображение и хроматографски анализ на газове.

За разлика от други 18-битови ADC, където свръхсемплирането идва с цената на консумация на енергия и влошаване на точността, AD7960 консумира 39mW при 5MSPS и е оптимизиран да поддържа отлична статична линейност (+/- 0,8LSB кумулативна нелинейност) и висока динамична производителност (сигнал съотношение -към шум 99 dB) дори при максимална скорост. Този нов преобразувател също така има най-доброто ниво на шума (22,4 nV/√Hz) към пълномащабно входно съотношение в своя клас. Малкият отпечатък на пакета помага на дизайнерите да отговорят на строгите изисквания за оразмеряване, топлинни характеристики и мощност, свързани със системите с голям брой канали.

Analog Devices представиха и 16-битовия ADC PulSAR AD7961, който осигурява отлично съотношение сигнал/шум (95,5 dB) и интегрирана нелинейност (+/- 0,2 LSB) при 5 MSPS.

• Изтеглете лист с данни, гледайте видео, поръчайте мостри и табла за оценка:
• Схеми от лабораторния референтен дизайн: Прецизна, ниска мощност, 18-битова сигнална верига за система за събиране на данни 5 MSPS
• Свържете се с други разработчици и продуктови експерти от Analog Devices в онлайн общността техническа поддръжка EngineerZone™:

PulSAR AD7960 и AD7691 ADCs Целеви системи за събиране на данни

PulSAR AD7961 и AD7960 pin-съвместимите ADC позволяват създаването на високо адаптивни 16-/18-битови системи за събиране на данни за индустриални и здравни приложения. Те имат конфигурируем, нискошумящ LVDS (нисковолтажно диференциално сигнализиране) интерфейс, който позволява да се получават данни от преобразувателя при скорости до 300 MHz.

Цена и наличност за поръчка

Продукт	Наличност на мостра/масово производство	разрешение	SNR (тип.)	Темпо. диапазон	Цена за брой при поръчка на 1000 бр	Кадър
AD7960	Сега	18 бита		-40°C до 85°C	$31.00	32-пинов LFCSP
AD7961	Сега	16 бита	95,5 dB	-40°C до 85°C	$21.00	32-пинов LFCSP

AD7960 може да се използва заедно с усилвателя от релса към релса с ниска мощност ADA4897 (p-към-захранване), усилвателя на входно и изходно напрежение от релса към релса AD8031 и референтните напрежения ADR4540 или ADR4550 за изграждане на пълнофункционален ниска мощност, прецизна сигнална верига.

• Относно Analog Devices
• • Иновация, висока спецификациии ненадминатото качество на продукта са фундаменталните основи, които позволяват на Analog Devices да бъде една от най-успешните финансово компании на пазара в продължение на много години. електронни компоненти. Световен лидер в технологиите за обработка на сигнали и преобразуване на данни, Analog Devices обслужва повече от 60 000 клиенти в почти всяка област на електронната индустрия. Analog Devices е със седалище в Норууд, Масачузетс, САЩ, с дизайнерски центрове и производствени обекти по целия свят. Analog Devices е включена в борсовия индекс S&P 500.

• Абонирайте се за списанието, седмичното техническо списание на ADI.

  PulSAR е регистрирана търговска марка на Analog Devices, Inc.

Редактори - информация за контакт:

Тази статия разглежда основните въпроси, свързани с принципа на работа на различни типове АЦП. В същото време някои важни теоретични изчисления по отношение на математическото описание на аналогово-цифровото преобразуване останаха извън обхвата на статията, но са предоставени връзки, където заинтересованият читател може да намери по-задълбочено разглеждане на теоретичните аспекти на работата на ADC . По този начин статията се занимава повече с разбирането на общите принципи на функциониране на ADC, отколкото с теоретичен анализ на тяхната работа.

Въведение

Като отправна точка нека дефинираме аналогово-цифровото преобразуване. Аналогово-цифровото преобразуване е процес на преобразуване на входна физическа величина в нейното числено представяне. Аналогово-цифров преобразувател е устройство, което извършва такова преобразуване. Формално входната стойност на ADC може да бъде всяка физическа величина - напрежение, ток, съпротивление, капацитет, честота на повторение на импулса, ъгъл на завъртане на вала и др. Въпреки това, за определеност, в бъдеще под ADC ще разбираме само преобразуватели напрежение към код.

Концепцията за аналогово-цифрово преобразуване е тясно свързана с концепцията за измерване. Измерването се разбира като процес на сравняване на измерената стойност с някакъв стандарт, с аналогово-цифрово преобразуване, входната стойност се сравнява с някаква референтна стойност (обикновено с референтно напрежение). По този начин аналогово-цифровото преобразуване може да се разглежда като измерване на стойността на входния сигнал и всички понятия на метрологията, като грешки при измерване, се прилагат към него.

Основни характеристики на АЦП

ADC има много характеристики, от които честотата на преобразуване и битовата дълбочина могат да се нарекат основните. Честотата на преобразуване обикновено се изразява в проби в секунда (SPS), битовата дълбочина е в битове. Съвременните ADC могат да имат битова дълбочина до 24 бита и скорост на преобразуване до GSPS единици (разбира се, не едновременно). Колкото по-висока е скоростта и битовата дълбочина, толкова по-трудно е да се получат необходимите характеристики, толкова по-скъп и сложен е конверторът. Скоростта на преобразуване и битовата дълбочина са свързани помежду си по определен начин и можем да увеличим ефективната битова дълбочина на преобразуване, като пожертваме скоростта.

Типове ADC

Има много видове ADC, но в тази статия ще се ограничим до разглеждането само на следните типове:

• ADC с паралелно преобразуване (директно преобразуване, флаш ADC)
• ADC с последователно приближение (SAR ADC)
• делта-сигма ADC (балансиран по заряд ADC)

ADC на директно (паралелно) преобразуване имат най-висока производителност и най-ниска битова дълбочина. Например TLC5540 ADC за паралелно преобразуване от Texas Instruments има скорост от 40 MSPS с широчина на бита от само 8 бита. ADC от този типможе да има обменни курсове до 1 GSPS. Тук може да се отбележи, че конвейерните АЦП (конвейерни АЦП) имат дори по-голяма скорост, но те са комбинация от няколко АЦП с по-ниска скорост и тяхното разглеждане е извън обхвата на тази статия.

Средната ниша в серията битова скорост е заета от ADC с последователно приближение. Типичните стойности са 12-18 бита при скорост на преобразуване 100KSPS-1MSPS.

Най-висока точност се постига от сигма-делта АЦП с битова дълбочина до 24 бита включително и скорост от SPS единици до KSPS единици.

Друг тип ADC, който се използва в близкото минало, е интегриращият ADC. Интегриращите ADC вече са почти напълно заменени от други видове ADC, но могат да бъдат намерени в по-стари измервателни инструменти.

ADC с директно преобразуване

АЦП с директно преобразуване станаха широко разпространени през 60-те и 70-те години на миналия век и започнаха да се произвеждат като интегрални схеми през 80-те години. Те често се използват като част от "конвейерни" ADC (не се разглеждат в тази статия) и имат 6-8 битов капацитет при скорост до 1 GSPS.

Архитектурата на ADC с директно преобразуване е показана на фиг. един

Ориз. 1. Структурна схема на АЦП с директно преобразуване

Принципът на работа на ADC е изключително прост: входният сигнал се подава едновременно към всички "положителни" входове на компараторите, а "отрицателните" входове се захранват с поредица от напрежения, получени от еталонното чрез разделяне на резистори R За веригата на фиг. 1 този ред ще бъде: (1/16, 3/16, 5/16, 7/16, 9/16, 11/16, 13/16) Uref, където Uref е референтното напрежение на ADC.

Нека към входа на ADC бъде приложено напрежение, равно на 1/2 Uref. Тогава първите 4 компаратора ще работят (ако броите отдолу), а на техните изходи ще се появят логически. Приоритетният енкодер ще формира двоичен код от "колона" единици, който се фиксира от изходния регистър.

Сега стават ясни предимствата и недостатъците на такъв конвертор. Всички компаратори работят паралелно, времето на забавяне на веригата е равно на времето на забавяне в един компаратор плюс времето на забавяне в енкодера. Компараторът и енкодерът могат да бъдат направени много бързо и в резултат на това цялата верига има много висока скорост.

Но за да получите N бита, имате нужда от 2^N компаратора (и сложността на енкодера също нараства с 2^N). Схемата на фиг. 1. съдържа 8 компаратора и има 3 цифри, за да получите 8 цифри, имате нужда от 256 компаратора, за 10 цифри - 1024 компаратора, за 24-битов ADC ще са необходими повече от 16 милиона, но технологията все още не е достигнала такива висоти.

ADC с последователно приближение

Регистърът за последователно приближение (SAR) аналогово-цифров преобразувател измерва величината на входния сигнал чрез извършване на поредица от последователни "претегляния", тоест сравнения на величината на входното напрежение с поредица от величини, генерирани както следва:

1. На първата стъпка на изхода на вградения цифро-аналогов преобразувател се задава стойност равна на 1/2Uref (по-нататък приемаме, че сигналът е в интервала (0 - Uref).

2. ако сигналът е по-голям от тази стойност, тогава той се сравнява с напрежението, лежащо в средата на оставащия интервал, т.е. в този случай 3/4Uref. Ако сигналът е по-нисък от зададеното ниво, тогава следващото сравнение ще бъде направено с по-малко от половината от оставащия интервал (т.е. с ниво 1/4Uref).

3. Стъпка 2 се повтаря N пъти. По този начин N сравнения ("тегла") генерират N бита от резултата.

Ориз. 2. Структурна схема на АЦП с последователно приближение.

По този начин ADC с последователно приближение се състои от следните възли:

1. Компаратор. Той сравнява входната стойност и текущата стойност на напрежението "тегло" (обозначено с триъгълник на фиг. 2).

2. Цифрово-аналогов преобразувател (Digital to Analog Converter, DAC). Той генерира „претеглена“ стойност на напрежението въз основа на цифровия код, получен на входа.

3. Регистър на последователно сближаване (SAR). Той реализира алгоритъма за последователно приближение, генериращ текущата стойност на кода, подаден на входа на DAC. Цялата ADC архитектура е кръстена на името си.

4. Схема за задържане на проба (Проба/Задържане, S/H). За работата на този ADC е фундаментално важно входното напрежение да остане постоянно по време на целия цикъл на преобразуване. „Истинските“ сигнали обаче са склонни да се променят с времето. Веригата за вземане и задържане "помни" текущата стойност на аналоговия сигнал и я запазва непроменена през целия цикъл на устройството.

Предимството на устройството е сравнително висока скорост на преобразуване: времето за преобразуване на N-bit ADC е N цикъла. Точността на преобразуване е ограничена от точността на вътрешния ЦАП и може да бъде 16-18 бита (сега започнаха да се появяват 24-битови ADC SAR, например AD7766 и AD7767).

Делта сигма ADC

И накрая, най-интересният тип ADC е сигма-делта ADC, понякога наричан в литературата ADC с балансиран заряд. Блоковата схема на сигма-делта АЦП е показана на фиг. 3.

Фиг.3. Структурна схема на сигма-делта АЦП.

Принципът на работа на този ADC е малко по-сложен от този на други видове ADC. Същността му е, че входното напрежение се сравнява със стойността на напрежението, натрупана от интегратора. На входа на интегратора се подават импулси с положителна или отрицателна полярност в зависимост от резултата от сравнението. По този начин този ADC е проста система за проследяване: напрежението на изхода на интегратора „следи“ входното напрежение (фиг. 4). Резултатът от тази схема е поток от нули и единици на изхода на компаратора, който след това преминава през цифров нискочестотен филтър, което води до N-битов резултат. LPF на фиг. 3. В комбинация с "дециматор", устройство, което намалява честотата на показанията, като ги "изтънява".

Ориз. 4. Сигма-делта АЦП като проследяваща система

За по-голяма точност трябва да се каже, че на фиг. 3 е блокова диаграма на сигма-делта ADC от първи ред. Сигма-делта АЦП от втори ред има два интегратора и две вериги за обратна връзка, но няма да бъде обсъждан тук. Тези, които се интересуват от тази тема, могат да се обърнат към.

На фиг. 5 показва сигналите в ADC при нулево ниво на входа (отгоре) и при ниво Vref / 2 (отдолу).

Ориз. 5. Сигнали в АЦП при различни нивавходен сигнал.

Сега, без да навлизаме в сложен математически анализ, нека се опитаме да разберем защо сигма-делта ADC имат много ниско ниво на собствен шум.

Разгледайте блоковата схема на сигма-делта модулатора, показана на фиг. 3 и го представете в тази форма (фиг. 6):

Ориз. 6. Структурна схема на сигма-делта модулатора

Тук компараторът е представен като суматор, който сумира непрекъснат полезен сигнал и шум от квантуване.

Нека интеграторът има предавателна функция 1/s. След това, представяйки полезния сигнал като X(s), изхода на сигма-делта модулатора като Y(s) и шума от квантуване като E(s), получаваме трансферната функция на ADC:

Y(s) = X(s)/(s+1) + E(s)s/(s+1)

Тоест, всъщност сигма-делта модулаторът е филтър ниски честоти(1/(s+1)) за полезния сигнал и филтъра високи честоти(s/(s+1)) за шум, като и двата филтъра имат еднаква гранична честота. Шумът, концентриран във високочестотната област на спектъра, се отстранява лесно от цифров нискочестотен филтър, който се намира след модулатора.

Ориз. 7. Феноменът на "изместване" на шума във високочестотната част на спектъра

Трябва обаче да се разбере, че това е изключително опростено обяснение на оформянето на шума в сигма-делта ADC.

И така, основното предимство на сигма-делта ADC е високата точност, дължаща се на изключително ниското ниво на вътрешен шум. За постигане на висока точност обаче е необходимо граничната честота на цифровия филтър да бъде възможно най-ниска, в пъти по-малка от честотата на сигма-делта модулатора. Следователно сигма-делта АЦП имат ниска скоросттрансформации.

Те могат да се използват в аудио технологията, но основната употреба е в индустриалната автоматизация за преобразуване на сензорни сигнали, в измервателни инструменти и в други приложения, където се изисква висока точност. но не е задължително висока скорост.

Малко история

Най-старата препратка към ADC в историята вероятно е патентът на Paul M. Rainey, "Facsimile Telegraph System," U.S. Патент 1,608,527, подаден на 20 юли 1921 г., издаден на 30 ноември 1926 г. Устройството, изобразено в патента, всъщност е 5-битов ADC с директно преобразуване.

Ориз. 8. Първи патент на ADC

Ориз. 9. ADC с директно преобразуване (1975)

Устройството, показано на фигурата, е директно преобразуващ ADC MOD-4100, произведен от Computer Labs, произведен през 1975 г., сглобен на базата на дискретни компаратори. Има 16 компаратора (те са разположени в полукръг, за да се изравни забавянето на разпространението на сигнала към всеки компаратор), следователно ADC има ширина на битовете само 4 бита. Скорост на преобразуване 100 MSPS, консумация на енергия 14 вата.

Следващата фигура показва усъвършенствана версия на ADC за директно преобразуване.

Ориз. 10. АЦП с директно преобразуване (1970)

VHS-630 от 1970 г., произведен от Computer Labs, имаше 64 компаратора, беше 6-битов, 30 MSPS и консумираше 100 вата (VHS-675 от 1975 г. имаше 75 MSPS и консумираше 130 вата).

Литература

У. Кестър. ADC архитектури I: Flash конверторът. Аналогови устройства, MT-020 Урок.

Стив Логан (Maxim Integrated)

Изобилието от съвременни аналогово-цифрови преобразуватели (ADC) поставя разработчика пред труден избор.

Интегрираните ADC имат разделителна способност от 8 ... 24 бита и дори има няколко 32-битови. Има ADC, вградени в микроконтролери, FPGA, микропроцесори, системи върху чип, ADC с последователно приближение (SAR) и сигма-делта версии. Конвейерните ADC се използват в приложения, където се изисква най-висока честота на дискретизация. Скоростите на дискретизация на ADC варират от 10 S/s до над 10 GS/s. А ценовият диапазон е от по-малко от $1 до $265 и повече.

За да изберете най-добрия ADC за вашето приложение, помислете различни видовена тези продукти и оптимални условия за използване на основните им видове.

ADC с последователно приближение – за средни скорости и прихващане на данни

Регистърът на последователното приближение (SAR) ADC се предлага в широк диапазон от разделителни способности и скорости. Първият, като правило, е в диапазона от 6 ... 8 до 20 бита, докато вторият - от няколко Ksa/s до 10 Msa/s. SAR ADC е добър избор за приложения със средна скорост като управление на мотори, анализ на вибрации, мониторинг на процеси. Те не са толкова бързи, колкото конвейерните ADC (обсъдени по-долу), но са по-бързи от сигма-делта ADC (също обсъдени по-долу).

Диапазонът на ADC SAR разсейване на мощността е пряко свързан с честотата на дискретизация. Например IC, който разсейва 5 mW при 1 MS/s, ще разсейва 1 µW при 1 kSa/s. По този начин SAR ADC са доста гъвкави по отношение на приложението и разработчикът може да използва едно име за много приложения.

Друго предимство на SAR ADC е, че те правят "снимка" на аналоговия входен сигнал. Архитектурата на SAR взема проби в определен момент от време. Кога може да има нужда от програмист? Когато трябва да измервате няколко сигнала наведнъж, можете да вземете проби от няколко едноканални SAR ADC едновременно или едновременно да вземете проби с многоканален ADC или множество устройства за вземане на проби за съхранение (SHA, Track-and-hold, T/H-ядра) в него. Това ще позволи на системата да измерва множество аналогови сигнали едновременно.

В токови трансформатори и трансформатори на напрежение SAR ADC се използват във вериги за релейна защита. С тяхна помощ защитната система измерва едновременно различните фази на тока и напрежението. В икономиката на комуналните мрежи това допринася за повече добро управлениеенергийни мрежи.

Сигма-делта ADC - за повече точност

Ако се нуждаете от повишена точност чрез по-високо вземане на проби или максимални ефективни битове (ENOB), сигма-делта ADC е най-добрият избор, особено за нискошумни и прецизни приложения. Когато скоростта не е толкова критична, свръхсемплирането и оформянето на шума в сигма-делта ADC дава много висока точност.

Когато пазарът на ADC с последователно приближение едва започваше да се насища преди 5 до 10 години, много аналогови компании инвестираха в многоканални сигма-делта ядра. Днешният резултат от този процес са много висококачествени ADC с битова дълбочина до 24 или 32 бита и честота на дискретизация от 10 S/s до 10 MS/s.

Кои приложения може да изискват разделителна способност над 20 бита? Пример за приложения, при които се изисква прецизност на нивото на максималния възможен брой битове като стандарт − измервателни уредии горивни хроматографи за нефтената и газовата промишленост. Както и други системни приложения, които определят стандарта в оценката на точността на аналоговите сигнали, приложения, при които крайните потребители трябва да имат абсолютно доверие в данните, които получават.

Имате ли нужда от модулатор?

Най-новите сигма-делта ADC станаха трудни за класифициране по отношение на скорост и честота на дискретизация. Традиционните сигма-делта ADC извършват цялата цифрова последваща обработка вътрешно (включително SINC/отрязващи филтри, децимация, оформяне на шума). След това данните бяха последователно изпратени навън с много висок ENOB (ефективен брой битове - ефективен брой битове). Например, ако имате 24-битов ADC, изходът е в 24-битов формат. Първият бит беше най-значимият бит (MSB), а 24-ият бит беше най-малкият бит (LSB). Скоростта на извеждане на данни в обичайния случай беше равна на тактовата честота на системата, разделена на 24. Това не бяха най-бързите или най-гъвкавите ADC.

През последните 5-10 години сигма-делта модулаторите станаха по-популярни, особено в приложения, които изискват по-висока скорост (често около 1 Msa/s или повече). Без да чака пълната цифровизация на 24-битовия изход, сигма-делта модулаторът извежда потока от данни бит по бит, прехвърляйки задачата на цифровото филтриране за по-нататъшен анализ на данните върху раменете на процесора или FPGA.

Тази гъвкавост на модулатора е полезна за приложения като управление на мотори, където 12 до 16 бита може да са достатъчни. Моторният контролер може да не се нуждае от 8-те най-малко значими бита от 24-битов поток от данни, ако първите 16 бита осигуряват адекватна аналогова точност на измерване.

Серийни ADC срещу Sigma Delta: скоростта има значение

Друга важна тема за обсъждане са входните филтри. Спомнете си, че серийната архитектура на ADC ви позволява да направите бърз кадър. Когато дадено приложение изисква по-висока честота на дискретизация, входният филтър става по-сложен. След това в много случаи е необходим външен буфер или усилвател, който да "задвижва" входния кондензатор и бързо да заглушава трептенията, като този усилвател трябва да има достатъчна честотна лента. Фигура 1 показва пример за активиране на 16-битов сериен ADC MAX11166 500kS/s. Колкото по-висока е битовата дълбочина и колкото по-висока е честотата на дискретизация, толкова по-кратко е времето, необходимо за съпоставяне на входа и правилно прочитане на данните.

Фигура 1 използва усилвател MAX9632 с усилване от 55 MHz и обикновен RC филтър. Този конкретен усилвател постига по-малко от 1 nV/√Hz шум, което води до разделителна способност на системата от 1/10 dB ефективен бит.

В сравнение с ADC с последователно приближение, данните от входа на сигма-делта ADC се четат много пъти, така че изискванията за филтъра за антиалиасинг не са толкова критични. Често е достатъчен обикновен RC филтър. Фигура 2 показва примерна връзка за MAX11270 64 kSa/s 24-bit Sigma-Delta ADC. Това е така нареченият мост на Уитстоун с кондензатор 10nF, свързан между диференциалните входове.

Конвейерни ADC - за ултрависоки честоти на дискретизация

В тази статия вече споменахме конвейерните ADC като търсени за получаване на най-високи честоти на дискретизация, например в RF приложения и SDR - безжично радио с програмна задачачестоти.

През последните 10 години най-големите производители аналогови чиповеинвестира активно в разработването на конвейерни ADC. Двете основни предимства на конвейерните ADC са скоростта и мощността. С честоти на дискретизация, вариращи от 10 MS/s до няколко GS/s, изборът на интерфейси за тези продукти става критичен. Очаква се "голяма битка" около цифровите изходи на конвейерните ADC. Досега паралелният интерфейс е предложен като основен, но сериен LVDS интерфейс също е доста подходящ, например за ултразвукови приложения с голям брой канали и честота на дискретизация в диапазона от 50...65 Msa /с. Но вече съществуват нови типове интерфейси.

Сериен интерфейс JESD204B

JESD204B е високоскоростен сериен интерфейсс трансфер на данни до 12,5 Gbps. След като се появи сравнително наскоро, той позволи на производителите на ADC да увеличат значително честотите на дискретизация, а производителите на процесори и FPGA с техните серийни приемо-предаватели последваха примера.

В многоканално приложение с множество ADC, свързани паралелно, объркващи връзки между ADC и FPGA/CPU са проблем. С интерфейса JESD204B броят на линиите за данни е значително намален, като по този начин се спестява място на платката. Фигура 3 показва една двойка сериен изход и вход за часовник на този интерфейс, което значително намалява необходимия брой I/O пинове.

Консумация на мощност на конвейерни ADC

Тъй като миниатюризацията на продуктите се увеличава, водещите производители на ADC все повече се борят да намалят консумацията на енергия. Добра производителност - 1 mW на 1 Msa/s. Ако вашата производителност на ADC е близка до тази, тогава имате върху какво да надграждате, когато създавате проект.

ADC, оптимизирани за микроконтролери, FPGA, CPU и системи върху чип

ADC, вградени в микросхеми, като правило не са най-продуктивните. Първоначално, когато 12-битов ADC беше вграден в чипа, се предполагаше, че той ще работи като 8-битов, за да получи гарантирани стойности за ефективния брой битове (ENOB) или линейност. За да постигне желаната производителност на ADC, потребителят трябва внимателно да проучи параметрите на пълната спецификация и да определи кои от тях трябва да имат гарантирани стойности. Въпреки това, често само стандартни характеристики или минимални и максимални стойностипараметри от кратките спецификации.

Наскоро характеристиките на ADC като интегрална нелинейност (INL), диференциална нелинейност (DNL), грешка на усилването и ефективен брой битове (ENOB) бяха значително подобрени, което позволява по-активно интегриране на ADC в микроконтролери и броят на микросхеми с вградени АЦП се е увеличил значително. Понастоящем, ако дадено приложение изисква преобразуване с разделителна способност 12 бита или по-малко или само няколко канала за преобразуване, микроконтролерът е най-икономичното решение.

Доставчиците на FPGA също започнаха да вграждат ADC в своите системи. Например фирма Xilinxразполага с 12-битов 1 MSa/s ADC във всички 7-серии FPGA и Zynq SoC. Въпреки това местоположението на ADC на платката е много важно. FPGA или процесорен модул система върху чип може да бъде разположен на значително разстояние от аналоговия вход, който обикновено може да бъде поставен на отделна платка, свързана към процесорната платка чрез високоскоростна цифрова шина. Ако не искате да подлагате чувствителни аналогови сигнали на този тест, тогава вграденият в процесора ADC или FPGA не е вашият избор. В този случай определено ще ви е необходим отделен висококачествен ADC. Например, за програмируеми логически контролери (PLC), това най-вероятно ще бъде 24-битов сигма-делта ADC.

Ако говорим за PLC, трябва да споменем такъв важен елемент като изолацията. Повечето аналогови входове на PLC включват някаква форма на изолация, обикновено цифрова. Много аналогови входни модули съдържат евтини микроконтролери за бърза реакция и прекъсвания. В този случай местоположението на изолацията диктува дали трябва да се използва вграденият ADC. Ако изолацията е разположена между процесора (или микроконтролера) и шината, вграденият ADC е подходящ. Ако микроконтролерът трябва да бъде изолиран от входове с високо напрежение, тогава най-доброто решениеса интегриран ADC и цифров изолатор.

Кой е най-добрият избор?

Обсъдихме няколко характеристики на съвременните ADC. Колко важни са скоростта, мощността и точността на сигналите, които измервате?

Ако имате нужда от прости показания с ниска разделителна способност за домашна употреба, ADC, вградени в микроконтролер, FPGA, процесор или ADC система върху чип, най-вероятно могат да го направят. Ако вашето приложение е с ниска скорост (аналогов вход близо до постоянен токнапример бавно променящ се температурен сигнал), сигма-делта ADC е най-добрият избор. Ако входният сигнал се променя достатъчно бързо, какъвто е случаят при анализиране на вибрациите на двигател, работещ при около 1000 rpm, серийният (SAR) ADC е най-добрият вариант. Ако едно приложение трябва да измерва най-бързо променящите се съществуващи аналогови сигнали, тогава най-добрият избор– конвейерен АЦП.

Основната фраза, която не трябва да забравяте в процеса на избор на ADC, е „зависи…“. Ако сте разработчик цифрови схемиили експерт по захранване, объркан относно избора на правилния ADC - ще научите подробни инструкции. ADC са сложни микросхеми с много нюанси, които изискват внимателно проучване на листа с данни и комплектите за отстраняване на грешки. Таблица 1 показва минималните и максималните параметри на наличните на пазара АЦП. Това е реалната картина днес. Кой знае как ще се промени през следващите години?

Таблица 1. Типичен диапазон на производителност на ADC

* – изходна скорост на модулатора

Чрез замяна на компараторите в директно претеглена ADC структура с линейни усилватели и сравняване на изходните напрежения на всеки със серия от компаратори с множество референтни напрежения, входният импеданс може да бъде увеличен. Вярно е, че в този случай броят на компараторите и логическите порти в декодиращата верига няма да намалее.

Патентован от Hewlett-Packard нов метод, наречено аналогово декодиране, което теоретично позволява само N компаратори, ключалки и XOR гейтове да се използват за N-битово аналогово-цифрово преобразуване.

Методът се основава на използването на аналогови декодиращи схеми, работещи на няколко нива, за разлика от конвенционалните компаратори, работещи на едно ниво.

2.4. Изходно кодиране

В ADC с директно претегляне, изходите на компараторите, чиито референтни напрежения са по-малки от входния сигнал, са в състояние 1, а тези, чиито референтни напрежения са по-големи от входа, са в състояние 0. По аналогия с живачен термометър, такъв изходен код се нарича термометричен. Когато входният сигнал се промени, състоянието само на един компаратор се променя в даден момент. Въпреки това, моментите на работа на последния и пристигането на тактови импулси на тригерите на ключалката са независими, което при определени съотношения на закъсненията на тези елементи може да доведе до появата на нестабилност в изходния код на ADC, наречена „искра код“. Един от начините за борба с това явление е да се изгради декодиращо устройство, използващо код на Грей, в който състоянието само на един бит може да се променя в даден момент.

2.5. Функция за откриване на пикове

За да се запише голям фрагмент от сигнала в ограничената памет, налична в устройството, честотата на дискретизация трябва да бъде намалена в сравнение с максималната възможна. В този случай може да се пропуснат кратки поредици от сигнала. За да предотвратите това явление, можете да използвате следната техника. Честотата на дискретизация винаги е максимална. Резултатът от всяка N-та проба, където N е факторът на разделяне на честотата на дискретизация. За да се подчертае максималното положително напрежение между записите, стойността на текущата проба постоянно се сравнява с предишната и по-голямата се съхранява. По същия начин се разпределя максималното отрицателно напрежение. Такива "интелигентни" устройства, използващи описания рекурсивен алгоритъм, са вградени в някои нови цифрови осцилоскопи. Например, осцилоскопът Hewlett-Packard HP54800 може да съхранява импулси до 500 ps, ​​което съответства на честота на дискретизация от 2 GHz.

Ориз. 1. Структурна схема на "класическия" АЦП с директно претегляне

Ориз. 2. Интерполираща структура на ADC с директно претегляне

С описания алгоритъм минималната продължителност на избрания импулс е ограничена от времето на пълния цикъл на преобразуване на ADC, значителна част от който се изразходва за преобразуване на изходния код на линията за сравнение в изходен сигнал с помощта на многостъпален логическа диаграма. Чрез промяна на логическата схема на ADC забавянето на последния може да бъде намалено до забавянето на едно резе. Структурата на такъв цифров пиков детектор Raytheon TDC1035 е показана на фиг. 3 . Той се различава от „класическия” (фиг. 1) по това, че вместо затворени D-тригери тук се използват RS-тригери, които се задействат веднага след пристигането на съответния сигнал за сравнение и остават в това състояние до импулсът за нулиране пристига. "Термометричният" изходен код на линията RS-тригер представлява кода на пиковата стойност на сигнала. Времето на превръщането му в стандартната форма вече няма строги ограничения. Този ADC е базиран на доста стара технология и има гарантирана продължителност на импулса от 30 ns, измерена с пълна 8-битова точност.

Ориз. Фиг. 3. Структурна схема на пиков детектор с директно претегляне ADC Raytheon TDC1035

3. Тип тръбопровод на ADC (Тръбопровод)

Както бе споменато по-горе, максималната ширина на бита на директно претеглен ADC е 10. За да се увеличи разделителната способност, трябва да се използват други структури. Много от съвременните високоскоростни ADC се състоят от възли, които последователно обработват сигнала в продължение на няколко тактови цикъла на примерния сигнал. В този случай честотата на поява на изходните кодове е равна на честотата на примерния сигнал. Те се наричат ​​тръбопроводни ADC.

3.1. Груб ADC на тръбопровода (Subranging)

В същото време сега най-разпространеният метод е първо да се преобразува група от цифри от висок ред в цифрова форма (грубо преобразуване). С помощта на DAC полученият код се преобразува в аналогов сигнал, който се изважда от входа. Диференциалното напрежение се усилва и се подава към ADC, който преобразува групата от цифри от нисък порядък (точно преобразуване). Броят на такива усъвършенстващи трансформации и следователно каскади може да бъде доста голям. АЦП от нисък и висок ред работят едновременно, като последователно обработват входящите проби. Устройството може да използва вътрешни ADC, изградени на различни принципи - директно претегляне или, например, разгледани по-долу MagAmps.

На фиг. Фигура 4 показва структурата на усъвършенствания 12-bit Subranging ADC AD9042 на Analog Devices, който се предлага във версии с честота на дискретизация 60 и 41 MHz. Първата схема за извличане и задържане на SHA1 съхранява пробата от сигнала по обичайния начин за продължителността на преобразуването. Неговият изходен сигнал се преобразува от ADC, чийто изходен код се съхранява в буферен регистър и се използва също за управление на DAC. Схемата за задържане на проби SHA2 се използва, за да се предотврати работата на първия ADC да повлияе на точността на следващата част от устройството. DAC сигналът се изважда от неговия изходен сигнал. Диференциалното напрежение се усилва и съхранява от веригата за вземане и задържане на SHA3 за времето, необходимо за работата на втория ADC. При правилна работана първия ADC, неговата грешка няма да надвишава една от най-малките цифри. Броят на цифрите на втория преобразувател е избран по такъв начин, че броят на цифрите на първия и втория ADC да е с една повече от капацитета на ADC като цяло. Overbit се използва за коригиране на грешката при преобразуване на първия ADC. За да направи това, DAC трябва да има точност поне от тази на ADC като цяло, тоест в този случай 12-битов, а сумиращият усилвател трябва да има такова усилване, че теглото на най-значимата цифра на вторият ADC е не по-малък от най-малката цифра на първия. В този случай коригиращата логическа схема, която е пълен суматор, ще може да намали грешката при преобразуване до стойност, съответстваща на даден брой ADC битове. Особеност е използването на ADC от типа MagAmps, добре усвоен от компанията, и за получаване на висока линейност и скорост, DAC с 63 източника на ток, тегловният коефициент на всеки от които съответства на конкретен код. Техническите идеи зад тази рамка се използват в редица други продукти на Analog Devices.

Ориз. Фиг. 4. Структурна диаграма на конвейерния ADC с коригираща логика Analog Devices AD9042

ADS807 ADC, използван от Burr-Brown във всички серии високоскоростни ADC, има подобна структура: 12-битов ADS80X (най-бързият ADS807 - 53 MHz), 10-битов ADS82X и ADS90X (най-бързият ADS824 - 70 MHz), 8 -bit ADS83X и ADS93X (най-бързият ADS831 - 80MHz).

Всички високоскоростни ADC от Texas Instruments също са базирани на този метод. Тъй като използват ADC с вътрешно директно претегляне (Flash), компанията нарича тяхната структура Samiflash. С изключение на TLC876, всички те са 8-битови и използват два вътрешни 4-битови ADC. Най-бързият от тях е TLV5580 (8 бита, 80 MHz, време на забавяне на изходния код - 4,5 цикъла), най-точният е TLC876 (10 бита, 20 MHz, използва 5 вътрешни двуцифрени ADC).

3.2. Многостъпален с еднобитови ADC

Една от ранните версии на конвейерния ADC (пулсации) се състоеше от идентични каскади, свързани последователно. Всеки етап съдържаше усилвател, еднобитов DAC и компаратор [X]. Входният сигнал беше запаметен от веригата за задържане на проба, влезе в първия компаратор, когато беше задействан, еднобитовият DAC сигнал беше изваден от входния сигнал, усилен 2 пъти от усилвателя (за да се получи една и съща чувствителност във всички каскади ) и въведен като сигнал за разлика към следващата каскада. Така всяка от каскадите извършва еднобитово аналогово-цифрово преобразуване. Наборът от сигнали от изходите на всички компаратори представляваше резултата от трансформацията, който беше прекодиран от изходната логика в стандартна форма. Времето за преобразуване се определя главно от времето, необходимо на сигнала да премине през всички етапи.

Ориз. 5. Структурна диаграма на еднобитов MagAmp ADC - елемент на конвейерен ADC

Подобрена тръбопроводна структура, изградена от еднобитови ADC, се нарича Магнитудни усилватели или накратко MagAmps, тъй като използва усилватели на абсолютната стойност на сигнала. Използват се и други имена. Еквивалентната схема на каскадата на такъв АЦП е показана на фиг. 5. Компараторът определя знака на входното напрежение, според който произвежда изходен бит. В същото време той контролира знака на усилването, с което сигналът влиза в следващия етап: +2 или -2. Референтното напрежение VR се сумира с напрежението на изхода на ключа, образувайки диференциален сигнал, подаден към следващото стъпало. За разлика от описания по-горе вариант (пулсация), тази зависимост има скокове само в производната, но няма резки скокове в амплитудата, което спомага за постигане на висока скорост на преобразуване. Основният фактор, който прави възможно постигането на висока степен на преобразуване, е възможността за внедряване в нови структури на аналогови ИС с текущо управление на високоскоростни диференциални стъпала с ниско изкривяване и точност до 8 бита без използване на обратна връзка. За формата на зависимостта този ADC се нарича още сгънат (сгънат), а за изходното кодиране под формата на код на Грей се нарича още последователен ADC на Грей. Поради възможността за производство, тези структури често се използват при конструирането на евтини ADC с добро представяне. Например Analog Devices в своите 12-битови AD9042 ADC, своята серия AD922X до 10 MHz честота на дискретизация, своята двойна 8-битова AD9059 60 MHz честота на дискретизация (5 най-значими бита) и нейната 8-битова AD9054 200 MHz честота на дискретизация (4 старши цифри).

4. За прилагането на многофазно вземане на проби

Когато дискретизиращите сигнали са нестабилни, което обикновено се проявява под формата на трептене във фаза, сигнали с честота, съизмерима с честотата на дискретизация, показват появата на характерни нелинейно изкривяване, колкото по-голямо е, толкова по-висока е скоростта на промяна на сигнала. Взети са специални мерки за увеличаване на синхронизиращата стабилност на часовниците, например новите осцилоскопи на Hewlett-Packard използват верига за оформяне на фазово заключен контур, която осигурява много стабилен часовников сигнал.

Често във високоскоростни ADC, изградени на различни принципи, за да се увеличи еквивалентната честота на дискретизация на устройството като цяло, няколко ADC се използват паралелно за входове и проби с времево изместване един спрямо друг. Този метод, наречен многофазно вземане на проби, осигурява значителни предимства в скоростта на преобразуване, ако времето за запис (проба) на сигнал в една физическа клетка за съхранение е значително по-малко от времето от пристигането на сигнала на пробата до появата на сигнала в изхода на ADC. Например, в AD9059, споменат по-горе, вградената схема за задържане на проба има време за проба от 1 ns, а минималният интервал между сигналите за проба е 16,7 ns. Тази възможност обаче трябва да се използва с повишено внимание. Ограниченията, причинени от недостатъчна стабилност на сигналите за вземане на проби и разликата във времето за преобразуване за ADC, включени в устройството, водят до факта, че сега най-често се вплитат само два ADC, направени на един и същ чип, като AD9058, или тази възможност е напълно изоставен, както при новите осцилоскопи на Hewlett-Packard.

Литература

1. Каталог на Tektronix, 1988 г
2. Denbnovetsky S.V. et al., Катодно-лъчеви осцилоскопи с памет. Москва, "Радио и комуникация", 1990 г.
3. 20X часовниково умножение премества скоростта на дигитализиране на преносими обхвати в Hiperdrive. Ричард Б. Рудлоф, Hewlett-Packard Corp.
4. Цифров регистратор на импулсни сигнали AFI-1700. Техническо описаниеи ръководство за употреба. Институт по ядрена физика, Сибирски клон на Академията на науките на СССР, 1994 г.
5. 500Mpsps 8-битов флаш ADC, Ръководство за аналогов дизайн, 7-мо издание, Maxim Integrated Products, Inc.
6. Уолт Кестър. Високоскоростно вземане на проби и високоскоростен ADC. Високоскоростни техники за проектиране, Analog Devices Inc.
7. Winter 1999 Designer's Reference Manual, CD, Analog Devices Inc.
8. 1997 Data Book, CD, Raytheon Electronics Semiconductor Division.
9. 1999 CD-ROM каталог, Burr-Brown Corporation.
10. Ръководство на дизайнера и книга с данни.