CAN haute fréquence. Communiqué de presse. DAC d'entrée série

Extension du réseau transmission sans fil les données utilisant des fréquences porteuses et des débits de données de plus en plus élevés posent des défis de plus en plus pressants pour améliorer la numérisation du signal. Cela signifie que la demande de convertisseurs analogique-numérique (CAN) plus avancés augmente. Pour répondre aux exigences modernes, des convertisseurs analogique-numérique avec des taux d'échantillonnage supérieurs à 1 GHz ont vu le jour. Cet article discutera de l'utilisation d'ADC plus rapides lors du développement de nouvelles applications, ainsi que lors de la mise à niveau des anciennes.

Rappelez-vous la règle de Nyquist

Lorsque vous choisissez un convertisseur analogique-numérique pour un appareil haute fréquence, n'oubliez pas que le taux d'échantillonnage du CAN doit être au moins deux fois supérieur. bande passante signal à numériser. Ce taux d'échantillonnage est appelé fréquence de Nyquist. Notez que le terme « bande passante » est utilisé et non « fréquence ». Si le signal d’entrée est différent d’une onde sinusoïdale, il est alors considéré comme complexe. Par exemple, une impulsion composée d'une sinusoïde principale et de plusieurs harmoniques conformément au théorème de Fourier. Les signaux modulés contiennent également une large gamme de fréquences qui doivent être prises en compte lors du choix de la fréquence d'échantillonnage.

Considérons une onde carrée composée de la fréquence fondamentale d'une onde sinusoïdale et d'un nombre infini d'harmoniques impaires. Pour un signal carré de 300 MHz, la fréquence d'échantillonnage du CAN doit être au moins deux fois supérieure à la cinquième fréquence harmonique, soit 3 GHz. Les signaux plus complexes, tels que les signaux radar ou modulés, nécessitent des taux de traitement tout aussi élevés pour capturer avec précision tous les détails du signal.

Un exemple est le récepteur des stations de traitement de signal LTE Advanced, qui utilisent l'agrégation de médias pour un débit plus élevé et des taux de transfert de données accrus. Plusieurs canaux LTE standard de 20 MHz sont regroupés pour fournir une bande passante de 40, 80 et 160 MHz afin d'offrir un débit OFDM plus élevé.

Application d'ADC haute vitesse dans divers systèmes

Les principales applications des CAN haute vitesse concernent les appareils radio définis par logiciel (SDR). La plupart des SDR modernes utilisent une architecture à conversion directe (zéro IF), dans laquelle le signal d'entrée est numérisé directement après filtrage et amplification. Lorsque vous travaillez avec des signaux UHF ou haute fréquence (UHF ou micro-ondes), le convertisseur analogique-numérique doit avoir une fréquence d'échantillonnage élevée. Un exemple est un récepteur de station de base cellulaire.

En outre, les CAN à grande vitesse peuvent être utilisés dans d'autres systèmes, tels que les systèmes de guerre électronique (guerre électronique), les systèmes d'enregistrement RF et les équipements radar. Très souvent, des convertisseurs analogique-numérique à grande vitesse sont utilisés dans les équipements de technologie de mesure et de réflectométrie (OTDR). C'est un élément important des récepteurs numériques à prédistorsion utilisés dans les amplificateurs de puissance RF linéaires.

Vous trouverez ci-dessous le schéma fonctionnel du Texas Instruments ADC32RF45 utilisé dans les récepteurs SDR à conversion directe :

Le filtre passe-bande d'entrée sélectionne le signal souhaité, l'amplificateur à faible bruit l'amplifie, puis le signal est envoyé à amplificateur numérique avec un gain variable qui fournit le niveau de signal d'entrée approprié au convertisseur A/D. Les filtres hors bande empêchent l'alias. L'ADC fonctionne avec un synthétiseur PLL externe et un nettoyeur de gigue. Il se connecte au processeur DSP via l'interface JESD2048.

Les produits qui utilisent l'ADC32RF45 incluent les modules radio logiciels FlexorSet de Pentek. Ces modules sont conçus pour aider les ingénieurs à concevoir des équipements de communication personnalisés et à expérimenter divers équipements SDR. Les modules offrent deux canaux ADC et deux canaux DAC (). Xilinx FPGA avec interne logiciel pour l'acquisition de données et la génération de signaux, le DAC facilite l'expérimentation.

Exigences de conception

L'étape de conception la plus importante utilisant l'ADC32RF45 sera la sélection correcte des éléments du circuit d'entrée. En particulier, les filtres de lissage hors bande doivent correspondre à l'impédance d'entrée du CAN. Ceci est essentiel pour garantir une planéité maximale dans la bande du filtre et de préférence en dehors de la zone de rejet.

Pour simplifier la conception, il est recommandé d’utiliser les paramètres S (paramètres de dispersion). Les paramètres S dans le domaine fréquentiel sont liés à des quantités qui simulent le comportement des circuits et composants radiofréquence. Ces valeurs complexes sont généralement représentées sous forme matricielle qui peut être manipulée pour illustrer le comportement et les performances des circuits et des composants. Ils sont préférés lors de la conception de systèmes associés aux lignes de transmission, aux filtres et autres dispositifs haute fréquence.

De plus, une conception de référence complète avec module d'évaluation (EVM) contribuera à accélérer et à simplifier le processus de conception.

12/09/2013 - Norwood, Massachusetts, États-Unis

Appareils analogiques, Inc. (NASDAQ : ADI) a présenté la famille PulSAR® de convertisseurs analogique-numérique (CAN) 18 bits avec un débit de 5 millions d'échantillons par seconde (MSPS), soit deux fois la vitesse de n'importe quel registre d'approximations successives disponible aujourd'hui (SAR). Avec son débit de pointe, le meilleur bruit de fond de sa catégorie et sa linéarité élevée, l'AD7960 PulSAR ADC est idéal pour les applications multiplexées à faible consommation telles que la radiographie numérique et les applications suréchantillonnées, notamment la spectroscopie et le contrôle de gradient en imagerie par résonance magnétique. et analyse chromatographique des gaz.

Contrairement aux autres CAN 18 bits, où des fréquences d'échantillonnage plus élevées se font au détriment d'une consommation d'énergie accrue et d'une précision réduite, l'AD7960 consomme 39 mW à 5 MSPS et est optimisé pour maintenir une excellente linéarité en mode statique (+/- 0,8 LSB de non-linéarité intégrale). et des caractéristiques dynamiques élevées (rapport signal/bruit 99 dB) même à vitesse maximale. Ce nouveau convertisseur présente également le meilleur rapport bruit de fond/pleine échelle de 22,4 nV/√Hz de sa catégorie. Les petites dimensions du boîtier aident les concepteurs à répondre aux exigences strictes en matière de taille, de température et de puissance qui accompagnent les systèmes à grand nombre de canaux.

Analog Devices a également présenté la famille de CAN PulSAR AD7961 16 bits, qui prend en charge un excellent rapport signal/bruit (95,5 dB) et une non-linéarité intégrale (+/- 0,2 LSB) à 5 MSPS.

• Téléchargez la fiche technique, regardez la vidéo, commandez des échantillons et des cartes d'évaluation :
• Circuits issus de la conception d'échantillons du laboratoire : chaîne de signaux 18 bits de précision, faible consommation pour système d'acquisition de données 5 MSPS
• Connectez-vous avec d'autres développeurs et experts produits d'Analog Devices dans la communauté en ligne soutien technique IngénieurZone™ :

Les CAN PulSAR AD7960 et AD7691 sont destinés aux systèmes d'acquisition de données

Les CAN PulSAR AD7961 et AD7960 compatibles broches permettent des systèmes d'acquisition de données 16/18 bits faciles à modifier pour les applications industrielles et de santé. Ils disposent d'une interface LVDS (signalisation différentielle basse tension) configurable et à faible bruit qui permet de recevoir des données du convertisseur à des vitesses allant jusqu'à 300 MHz.

Prix ​​et disponibilité pour la commande

Produit	Disponibilité des échantillons / Production en série	Autorisation	SNR (typ.)	Rythme. gamme	Prix ​​par pièce pour une commande de 1000 pièces	Cadre
AD7960	Maintenant	18 bits		-40°C à 85°C	$31.00	LFCSP 32 broches
AD7961	Maintenant	16 bits	95,5 dB	-40°C à 85°C	$21.00	LFCSP 32 broches

L'AD7960 peut être utilisé avec l'amplificateur rail-à-rail basse consommation ADA4897, l'amplificateur rail-à-rail AD8031 et les sources de tension de référence ADR4540 ou ADR4550 pour créer une chaîne de signaux de précision complète, de faible puissance.

• À propos des appareils analogiques
• • Innovation, élevée Caractéristiques et une qualité de produit inégalée sont les principes fondamentaux qui ont permis à Analog Devices de devenir l'une des entreprises les plus prospères financièrement du marché au fil des années. Composants electroniques. Leader mondial des technologies de traitement du signal et de conversion de données, Analog Devices sert plus de 60 000 clients dans pratiquement tous les secteurs de l’industrie électronique. Analog Devices a son siège à Norwood, dans le Massachusetts, aux États-Unis, et possède des centres de conception et des sites de fabrication dans le monde entier. Analog Devices fait partie de l'indice boursier S&P 500.

• Abonnez-vous à , le magazine technique hebdomadaire d'ADI.

  PulSAR est une marque déposée d'Analog Devices, Inc.

Rédacteurs - coordonnées :

Cet article aborde les principales questions concernant le principe de fonctionnement de différents types d'ADC. Dans le même temps, certains calculs théoriques importants concernant la description mathématique de la conversion analogique-numérique sont restés en dehors du cadre de l'article, mais des liens sont fournis vers lesquels lecteur intéressé pourra trouver une discussion plus approfondie sur les aspects théoriques du fonctionnement de l'ADC. Ainsi, l’article s’intéresse davantage à la compréhension des principes généraux de fonctionnement des ADC qu’à une analyse théorique de leur fonctionnement.

Introduction

Pour commencer, définissons la conversion analogique-numérique. La conversion analogique-numérique est le processus de conversion d'une grandeur physique d'entrée en sa représentation numérique. Un convertisseur analogique-numérique est un appareil qui effectue une telle conversion. Formellement, la valeur d'entrée de l'ADC peut être n'importe quelle grandeur physique : tension, courant, résistance, capacité, taux de répétition des impulsions, angle de rotation de l'arbre, etc. Cependant, par souci de précision, dans ce qui suit, par ADC nous entendrons exclusivement les convertisseurs tension-code.

Le concept de conversion analogique-numérique est étroitement lié au concept de mesure. Par mesure, nous entendons le processus de comparaison de la valeur mesurée avec une norme ; avec la conversion analogique-numérique, la valeur d'entrée est comparée à une valeur de référence (généralement une tension de référence). Ainsi, la conversion analogique-numérique peut être considérée comme une mesure de la valeur du signal d'entrée, et toutes les notions de métrologie, comme les erreurs de mesure, s'y appliquent.

Principales caractéristiques de l'ADC

L'ADC possède de nombreuses caractéristiques, les principales étant la fréquence de conversion et la profondeur de bits. La fréquence de conversion est généralement exprimée en échantillons par seconde (SPS) et la profondeur de bits est en bits. Les CAN modernes peuvent avoir une largeur de bits allant jusqu'à 24 bits et une vitesse de conversion allant jusqu'à des unités GSPS (bien sûr, pas en même temps). Plus la vitesse et la capacité en bits sont élevées, plus il est difficile d'obtenir les caractéristiques requises, plus le convertisseur est coûteux et complexe. La vitesse de conversion et la profondeur de bits sont liées les unes aux autres d'une certaine manière, et nous pouvons augmenter la profondeur de bits de conversion effective en sacrifiant la vitesse.

Types d'ADC

Il existe de nombreux types d'ADC, mais pour les besoins de cet article, nous nous limiterons à considérer uniquement les types suivants :

• ADC de conversion parallèle (conversion directe, ADC flash)
• CAN à approximation successive (SAR ADC)
• ADC delta-sigma (ADC à charge équilibrée)

Les CAN de conversion directe (parallèle) ont la vitesse la plus élevée et la profondeur de bits la plus faible. Par exemple, l'ADC de conversion parallèle TLC5540 de Texas Instruments a une vitesse de 40 MSPS avec seulement 8 bits. CDA de ce genre peut avoir des vitesses de conversion allant jusqu'à 1 GSPS. On peut noter ici que les ADC en pipeline ont une vitesse encore plus élevée, mais ils sont une combinaison de plusieurs ADC avec une vitesse inférieure et leur prise en compte dépasse le cadre de cet article.

La niche intermédiaire dans la série débit-vitesse est occupée par les CAN à approximations successives. Les valeurs typiques sont de 12 à 18 bits avec une fréquence de conversion de 100 KSPS-1MSPS.

La précision la plus élevée est obtenue par les CAN sigma-delta avec une largeur de bits allant jusqu'à 24 bits inclus et une vitesse allant des unités SPS aux unités KSPS.

Un autre type d’ADC qui a été utilisé dans un passé récent est l’ADC intégrateur. Les CAN intégrateurs ont maintenant été presque entièrement remplacés par d'autres types de CAN, mais peuvent être trouvés dans des instruments de mesure plus anciens.

CAN à conversion directe

Les CAN à conversion directe se sont répandus dans les années 1960 et 1970 et ont commencé à être produits sous forme de circuits intégrés dans les années 1980. Ils sont souvent utilisés dans le cadre d'ADC « pipeline » (non abordés dans cet article) et ont une capacité de 6 à 8 bits à une vitesse allant jusqu'à 1 GSPS.

L'architecture CAN à conversion directe est illustrée à la Fig. 1

Riz. 1. Schéma fonctionnel de l'ADC à conversion directe

Le principe de fonctionnement de l'ADC est extrêmement simple : le signal d'entrée est fourni simultanément à toutes les entrées « positives » des comparateurs, et une série de tensions est fournie aux entrées « négatives », obtenues à partir de la tension de référence en les divisant avec des résistances. R. Pour le circuit de la Fig. 1, cette ligne ressemblera à ceci : (1/16, 3/16, 5/16, 7/16, 9/16, 11/16, 13/16) Uref, où Uref est la tension de référence ADC.

Laissez une tension égale à 1/2 Uref être appliquée à l'entrée ADC. Ensuite, les 4 premiers comparateurs fonctionneront (si vous comptez par le bas), et des comparateurs logiques apparaîtront à leurs sorties. L'encodeur prioritaire formera un code binaire à partir d'une « colonne » de uns, qui est capturée dans le registre de sortie.

Les avantages et les inconvénients d’un tel convertisseur deviennent désormais clairs. Tous les comparateurs fonctionnent en parallèle, le temps de retard du circuit est égal au temps de retard dans un comparateur plus le temps de retard dans le codeur. Le comparateur et l'encodeur peuvent être réalisés très rapidement, ce qui permet à l'ensemble du circuit d'avoir des performances très élevées.

Mais pour obtenir N bits, 2^N comparateurs sont nécessaires (et la complexité du codeur augmente également à mesure que 2^N). Schéma de la Fig. 1. contient 8 comparateurs et a 3 bits, pour obtenir 8 bits, vous avez besoin de 256 comparateurs, pour 10 bits - 1024 comparateurs, pour un ADC 24 bits, il en faudrait plus de 16 millions. Cependant, la technologie n'a pas encore atteint de tels sommets.

CAN à approximations successives

Un convertisseur analogique-numérique à registre d'approximations successives (SAR) mesure l'amplitude du signal d'entrée en effectuant une série de « pondérations » séquentielles, c'est-à-dire des comparaisons de la valeur de la tension d'entrée avec une série de valeurs générées comme suit :

1. dans la première étape, la sortie du convertisseur numérique-analogique intégré est réglée à une valeur égale à 1/2Uref (ci-après, nous supposons que le signal est dans l'intervalle (0 – Uref).

2. si le signal est supérieur à cette valeur, alors il est comparé à la tension située au milieu de l'intervalle restant, c'est-à-dire dans ce cas 3/4Uref. Si le signal est inférieur au niveau réglé, alors la comparaison suivante sera effectuée avec moins de la moitié de l'intervalle restant (c'est-à-dire avec un niveau de 1/4Uref).

3. L'étape 2 est répétée N fois. Ainsi, N comparaisons (« pondérations ») produisent N bits du résultat.

Riz. 2. Schéma fonctionnel d'un CAN à approximations successives.

Ainsi, l'approximation successive ADC est constituée des nœuds suivants :

1. Comparateur. Il compare la valeur d'entrée et la valeur actuelle de la tension de « pondération » (sur la figure 2, indiquée par un triangle).

2. Convertisseur numérique-analogique (DAC). Il génère un « poids » de tension basé sur le code numérique reçu à l’entrée.

3. Registre d'approximations successives (SAR). Il implémente un algorithme d'approximation successive, générant la valeur actuelle du code envoyé à l'entrée DAC. L’ensemble de l’architecture ADC porte son nom.

4. Schéma Sample/Hold (Sample/Hold, S/H). Pour le fonctionnement de cet CAN, il est fondamentalement important que la tension d'entrée reste constante tout au long du cycle de conversion. Cependant, les signaux « réels » ont tendance à changer avec le temps. Le circuit échantillonneur-bloqueur « se souvient » de la valeur actuelle du signal analogique et la maintient inchangée tout au long du cycle de fonctionnement de l'appareil.

L'avantage de l'appareil est la vitesse de conversion relativement élevée : le temps de conversion d'un CAN à N bits est de N cycles d'horloge. La précision de la conversion est limitée par la précision du DAC interne et peut être de 16 à 18 bits (des CAN SAR 24 bits ont maintenant commencé à apparaître, par exemple AD7766 et AD7767).

CAN Delta-Sigma

Enfin, le type d'ADC le plus intéressant est l'ADC sigma-delta, parfois appelé ADC à charge équilibrée dans la littérature. Le schéma fonctionnel de l'ADC sigma-delta est présenté sur la figure. 3.

Figure 3. Schéma fonctionnel d'un CAN sigma-delta.

Le principe de fonctionnement de cet ADC est un peu plus complexe que celui des autres types d'ADC. Son essence est que la tension d'entrée est comparée à la valeur de tension accumulée par l'intégrateur. Des impulsions de polarité positive ou négative sont fournies à l'entrée de l'intégrateur, en fonction du résultat de la comparaison. Ainsi, cet CAN est un système de suivi simple : la tension à la sortie de l'intégrateur « suit » la tension d'entrée (Fig. 4). Le résultat de ce circuit est un flux de zéros et de uns à la sortie du comparateur, qui passe ensuite à travers un filtre passe-bas numérique, ce qui donne un résultat sur N bits. LPF sur la Fig. 3. Combiné à un « décimateur », un appareil qui réduit la fréquence des relevés en les « décimant ».

Riz. 4. Sigma-delta ADC comme système de suivi

Par souci de rigueur de présentation, il faut dire que sur la Fig. La figure 3 montre un schéma fonctionnel d'un CAN sigma-delta de premier ordre. L'ADC sigma-delta de second ordre possède deux intégrateurs et deux boucles de rétroaction, mais ne sera pas abordé ici. Les personnes intéressées par ce sujet peuvent s'y référer.

En figue. La figure 5 montre les signaux dans l'ADC au niveau d'entrée zéro (en haut) et au niveau Vref/2 (en bas).

Riz. 5. Signaux dans l'ADC à différents niveaux signal d’entrée.

Maintenant, sans nous lancer dans une analyse mathématique complexe, essayons de comprendre pourquoi les CAN sigma-delta ont un bruit de fond très faible.

Considérons le schéma fonctionnel du modulateur sigma-delta illustré à la Fig. 3, et le présenter sous cette forme (Fig. 6) :

Riz. 6. Schéma fonctionnel d'un modulateur sigma-delta

Ici, le comparateur est représenté comme un additionneur qui additionne le signal continu souhaité et le bruit de quantification.

Soit l'intégrateur une fonction de transfert 1/s. Ensuite, en représentant le signal utile par X(s), la sortie du modulateur sigma-delta par Y(s) et le bruit de quantification par E(s), nous obtenons la fonction de transfert ADC :

Y(s) = X(s)/(s+1) + E(s)s/(s+1)

Autrement dit, le modulateur sigma-delta est un filtre basses fréquences(1/(s+1)) pour le signal utile, et un filtre hautes fréquences(s/(s+1)) pour le bruit, les deux filtres ayant la même fréquence de coupure. Le bruit concentré dans la région des hautes fréquences du spectre est facilement éliminé par un filtre passe-bas numérique situé après le modulateur.

Riz. 7. Le phénomène de « déplacement » du bruit vers la partie haute fréquence du spectre

Cependant, il faut comprendre qu'il s'agit d'une explication extrêmement simplifiée du phénomène de mise en forme du bruit dans un CAN sigma-delta.

Ainsi, le principal avantage de l'ADC sigma-delta est sa grande précision due au niveau extrêmement faible de son propre bruit. Cependant, pour obtenir une précision élevée, il est nécessaire que la fréquence de coupure du filtre numérique soit aussi basse que possible, plusieurs fois inférieure à la fréquence de fonctionnement du modulateur sigma-delta. Par conséquent, les ADC sigma-delta ont faible vitesse transformations.

Ils peuvent être utilisés dans l'ingénierie audio, mais leur utilisation principale est dans l'automatisation industrielle pour convertir les signaux des capteurs, dans les instruments de mesure et dans d'autres applications où une grande précision est requise. mais pas obligatoire grande vitesse.

Un peu d'histoire

La plus ancienne mention d'un ADC dans l'histoire est probablement le brevet américain de Paul M. Rainey, « Facsimile Telegraph System », Brevet 1 608 527, déposé le 20 juillet 1921, délivré le 30 novembre 1926. Le dispositif décrit dans le brevet est en fait un CAN à conversion directe de 5 bits.

Riz. 8. Premier brevet pour l'ADC

Riz. 9. CAN à conversion directe (1975)

L'appareil représenté sur la figure est un CAN à conversion directe MOD-4100 fabriqué par Computer Labs, fabriqué en 1975, assemblé à l'aide de comparateurs discrets. Il y a 16 comparateurs (ils sont situés en demi-cercle afin d'égaliser le délai de propagation du signal vers chaque comparateur), donc l'ADC a une largeur de seulement 4 bits. Vitesse de conversion 100 MSPS, consommation électrique 14 watts.

La figure suivante montre une version avancée de l'ADC à conversion directe.

Riz. 10. CAN à conversion directe (1970)

Le VHS-630 de 1970, fabriqué par Computer Labs, contenait 64 comparateurs, était 6 bits, 30 MSPS et consommait 100 watts (la version 1975 VHS-675 avait 75 MSPS et consommait 130 watts).

Littérature

W. Kester. Architectures ADC I : Le convertisseur Flash. Appareils analogiques, didacticiel MT-020.

Steve Logan (Maxim intégré)

L'abondance de convertisseurs analogique-numérique (CAN) modernes place le développeur devant un choix difficile.

Les CAN intégrés ont une résolution de 8 à 24 bits et il en existe même de 32 bits. Il existe des CAN intégrés aux microcontrôleurs, aux FPGA, aux microprocesseurs, aux SoC, aux CAN à approximation successive (SAR) et aux versions sigma-delta. Les CAN de pipeline sont utilisés dans les applications où les taux d'échantillonnage les plus élevés sont requis. Les taux d'échantillonnage de l'ADC vont de 10 échantillons/s à plus de 10 GS/s. Et la fourchette de prix va de moins de 1 $ à 265 $ et plus.

Pour sélectionner le meilleur ADC pour votre application, pensez Divers types de ces produits et les conditions optimales d'utilisation de leurs principaux types.

SAR ADC – pour les vitesses moyennes et les données « photographiques »

Les CAN à registre d'approximation successive (SAR) sont disponibles dans une large gamme de résolutions et de vitesses. Le premier, en règle générale, se situe dans la gamme de 6...8 à 20 bits, le second - de quelques KSa/s à 10 MS/s. Les CAN SAR constituent un bon choix pour les applications à vitesse moyenne telles que le contrôle de moteur, l'analyse des vibrations et la surveillance des processus. Ils ne sont pas aussi rapides que les ADC en pipeline (qui seront discutés ensuite), mais ils sont plus rapides que les ADC sigma-delta (également discutés ensuite).

La plage de dissipation de puissance ADC SAR est directement liée au taux d'échantillonnage. Par exemple, une puce qui dissipe 5 mW de puissance à 1 MSa/s dissipera 1 μW à 1 kSa/s. Ainsi, les CAN SAR sont assez flexibles en termes d'application et le concepteur peut utiliser un seul nom pour de nombreuses applications.

Un autre avantage des CAN SAR est qu'ils prennent une « photographie » du signal d'entrée analogique. Échantillons d’architecture SAR à un moment précis. Quand un développeur peut-il en avoir besoin ? Lorsque vous devez mesurer plusieurs signaux à la fois, vous pouvez échantillonner plusieurs CAN SAR monocanal simultanément, ou échantillonner simultanément à l'aide d'un CAN multicanal ou de plusieurs échantillonneurs de stockage (cœurs T/H) à l'intérieur de celui-ci. Cela permettra au système de mesurer plusieurs signaux analogiques en même temps.

Dans les transformateurs de courant et de tension, les CAN SAR sont utilisés dans les circuits de protection des relais. Avec leur aide, le système de protection mesure simultanément différentes phases de courant et de tension. Dans le secteur des réseaux électriques, cela contribue à accroître Gestion efficace réseaux énergétiques.

Sigma-Delta ADC – pour une plus grande précision

Si vous avez besoin d'une précision accrue grâce à des niveaux d'échantillonnage plus élevés ou à un nombre effectif maximal de bits (ENOB), un CAN sigma-delta est le meilleur choix, en particulier pour les applications de précision à faible bruit. Lorsque la vitesse n'est pas si critique, le suréchantillonnage et la mise en forme du bruit dans un CAN sigma-delta donnent une très grande précision.

Lorsque le marché des CAN SAR commençait tout juste à être saturé il y a 5 à 10 ans, de nombreuses sociétés analogiques ont investi dans des cœurs sigma-delta multicanaux. Le résultat actuel de ce processus est des CAN de très haute qualité avec une résolution allant jusqu'à 24 ou 32 bits et des taux d'échantillonnage de 10 échantillons/s à 10 MS/s.

Quelles applications peuvent nécessiter une résolution supérieure à 20 bits ? Un exemple d'applications où la précision du nombre maximum de bits possible est généralement requise : instruments de mesure et chromatographes de carburant pour l'industrie pétrolière et gazière. Ainsi que d'autres applications système qui établissent la norme en matière d'évaluation de la précision des signaux analogiques, des applications dans lesquelles les utilisateurs finaux doivent avoir une confiance absolue dans les données reçues.

Avez-vous besoin d'un modulateur ?

Les derniers CAN sigma-delta sont devenus difficiles à classer en termes de vitesse et de taux d'échantillonnage. Les CAN sigma-delta traditionnels effectuaient tous les post-traitements numériques en interne (y compris les filtres SINC/coupe, la décimation, la mise en forme du bruit). Après cela, les données ont été sorties séquentiellement avec un ENOB (nombre effectif de bits) très élevé. Par exemple, si vous aviez un CAN 24 bits, la sortie serait au format 24 bits. Le premier bit était le bit le plus significatif (MSB) et le 24ème était le bit le moins significatif (LSB). Dans un cas typique, la vitesse de sortie des données était égale à la vitesse de l'horloge du système divisée par 24. Ce n'étaient pas les CAN les plus rapides ou les plus flexibles.

Au cours des 5 à 10 dernières années, les modulateurs sigma-delta sont devenus plus populaires, en particulier dans les applications nécessitant une vitesse accrue (souvent de l'ordre de 1 MSa/s ou plus). Sans attendre que la sortie 24 bits soit entièrement numérisée, le modulateur sigma-delta génère le flux de données bit par bit, déplaçant ainsi la tâche de filtrage numérique pour une analyse plus approfondie des données vers le processeur ou le FPGA.

Cette flexibilité du modulateur est utile pour des applications telles que le contrôle de moteur, où 12 à 16 bits peuvent suffire. Le contrôleur de moteur peut ne pas avoir besoin des 8 bits de poids faible d'un flux de données de 24 bits si les 16 premiers bits fournissent une précision de mesure analogique suffisante.

ADC série vs Sigma-Delta : la vitesse est la clé

Un autre sujet important à discuter concerne les filtres d’entrée. Rappelons que l'architecture ADC série permet de prendre une trame rapide. Lorsqu'une application nécessite des taux d'échantillonnage plus élevés, le filtre d'entrée devient plus complexe. Ensuite, dans de nombreux cas, un tampon ou un amplificateur externe est nécessaire pour « piloter » le condensateur d'entrée et amortir rapidement les oscillations, et cet amplificateur doit avoir une bande passante suffisante. La figure 1 montre un exemple d'activation du CAN série 16 bits MAX11166 500 kSa/s. Plus la profondeur de bits et le taux d'échantillonnage sont élevés, plus la période de temps nécessaire pour faire correspondre l'entrée et lire correctement les données est courte.

La figure 1 utilise un amplificateur MAX9632 avec une bande passante de gain de 55 MHz et un simple filtre RC. Cet amplificateur particulier délivre un bruit inférieur à 1 nV/√Hz, donnant une résolution système de 1/10 dB de bit effectif.

Par rapport à un CAN SAR, les données provenant de l'entrée d'un CAN sigma-delta sont lues plusieurs fois, de sorte que les exigences du filtre anti-aliasing ne sont pas aussi critiques. Souvent, un simple filtre RC suffit. La figure 2 montre un exemple de connexion pour le CAN Sigma-Delta 24 bits MAX11270 64 kSa/s. Il s'agit d'un pont dit de Wheatstone avec un condensateur de 10 nF connecté entre les entrées différentielles.

CAN de pipeline – pour des taux d’échantillonnage ultra-élevés

Dans cet article, nous avons déjà mentionné les ADC en pipeline comme étant recherchés pour obtenir les taux d'échantillonnage les plus élevés, par exemple dans les applications RF et SDR - radio sans fil avec tâche du programme fréquences.

Au cours des 10 dernières années, les plus grands fabricants microcircuits analogiques activement investi dans le développement d’ADC de pipeline. Les deux principaux avantages des CAN en pipeline sont la vitesse et la puissance. Avec des fréquences d'échantillonnage allant de 10 MSa/s à plusieurs GS/s, le choix des interfaces pour ces produits devient des plus critiques. Une « grande bataille » est attendue autour des sorties numériques des CAN pipelines. L'interface parallèle a jusqu'à présent été proposée comme interface principale, mais l'interface série LVDS est également tout à fait adaptée, par exemple, aux applications ultrasoniques avec un grand nombre de canaux et une fréquence d'échantillonnage comprise entre 50...65 MSa/ s. Cependant, de nouveaux types d'interfaces existent déjà.

Interface série JESD204B

JESD204B est un modèle haute vitesse interface série avec transfert de données jusqu'à 12,5 Gbit/s. Apparu relativement récemment, il a permis aux fabricants d'ADC d'augmenter considérablement les taux d'échantillonnage, et les fabricants de processeurs et de FPGA avec leurs émetteurs-récepteurs série ont emboîté le pas.

Dans une application multicanal avec plusieurs ADC fonctionnant en parallèle, le problème réside dans les connexions enchevêtrées entre l'ADC et le FPGA/processeur. Lors de l'utilisation de l'interface JESD204B, le nombre de lignes de données est considérablement réduit, économisant ainsi de l'espace sur la carte. La figure 3 montre une seule paire de sorties série et une entrée d'horloge de cette interface, ce qui réduit considérablement le nombre requis de broches d'E/S.

Consommation électrique des CAN en pipeline

Alors que la miniaturisation des produits continue de croître, les principaux fabricants de CAN s'efforcent de plus en plus de réduire la consommation d'énergie. Bonnes performances - 1 mW pour 1 MSa/s. Si les performances de votre ADC sont proches de cela, vous avez alors un point de départ lors de la création d'un projet.

CAN optimisés pour les microcontrôleurs, les FPGA, les CPU et les systèmes sur puces

Les ADC intégrés aux puces ne sont généralement pas les plus productifs. Initialement, lorsqu'un CAN 12 bits était intégré à une puce, on supposait qu'il fonctionnerait comme un CAN 8 bits pour obtenir des valeurs ou une linéarité du nombre effectif garanti de bits (ENOB). Pour garantir les performances souhaitées de l'ADC, l'utilisateur doit examiner attentivement les paramètres de la spécification complète et déterminer lesquels d'entre eux doivent avoir des valeurs garanties. Cependant, il arrive souvent que seules les caractéristiques standard ou les valeurs minimales et valeurs maximales paramètres du bref cahier des charges.

Récemment, les caractéristiques des CAN telles que la non-linéarité intégrale (INL), la non-linéarité différentielle (DNL), l'erreur de gain et le nombre effectif de bits (ENOB) se sont considérablement améliorées, permettant aux CAN d'être plus largement intégrés dans les microcontrôleurs et au nombre de puces intégrées. -dans les ADC a augmenté de manière significative. Actuellement, si une application nécessite une conversion avec une résolution de 12 bits ou moins, ou seulement quelques canaux de conversion, la solution la plus rentable est un microcontrôleur.

Les fabricants de FPGA ont également commencé à intégrer des ADC dans leurs systèmes. Par exemple, une entreprise Xilinx Place un CAN 12 bits 1 MSa/s dans tous les FPGA série 7 et SoC Zynq. Cependant, l'emplacement de l'ADC sur la carte est très important. Un module processeur avec un FPGA ou un système sur puce peut être situé à une distance considérable de l'entrée analogique, qui peut généralement être placée sur une carte séparée connectée à la carte processeur via un bus numérique à grande vitesse. Si vous ne souhaitez pas soumettre des signaux analogiques sensibles à ce type de tests, un CAN sur puce ou FPGA n'est pas votre choix. Dans ce cas, vous aurez certainement besoin d'un ADC distinct de haute qualité. Par exemple, pour les contrôleurs logiques programmables (PLC), il s'agira très probablement d'un CAN sigma-delta 24 bits.

Si nous parlons de PLC, nous devons mentionner un élément aussi important que l'isolation. La plupart des entrées analogiques des API incluent plusieurs formes d'isolation, généralement numériques. De nombreux modules d'entrée analogiques contiennent des microcontrôleurs à faible coût pour une réponse et des interruptions rapides. Dans ce cas, l’emplacement de l’isolement suggère si un CAN sur puce doit être utilisé. Si l'isolation se situe entre le processeur (ou le microcontrôleur) et le bus, un CAN sur puce convient. Si le microcontrôleur doit être isolé des signaux d'entrée haute tension, alors la meilleure solution sont un ADC intégré et un isolateur numérique.

Quel est le meilleur choix ?

Nous avons discuté de plusieurs caractéristiques des ADC modernes. Quelle est l’importance de la vitesse, de la puissance et de la précision des signaux que vous mesurez ?

Si vous avez besoin d'une lecture simple à basse résolution pour un usage domestique, les CAN intégrés à un microcontrôleur, un FPGA, un processeur ou un système sur puce CAN le feront probablement. Si votre application est à faible vitesse (le signal d'entrée analogique est proche du courant continu, comme un signal de température variant lentement), un CAN sigma-delta est le choix optimal. Si le signal d'entrée change assez rapidement, comme dans le cas de l'analyse des vibrations d'un moteur fonctionnant à environ 1 000 tr/min, un CAN série (SAR) est la meilleure option. Si l'application doit mesurer les signaux analogiques disponibles à l'évolution la plus rapide, alors Le Meilleur Choix– CAN de pipeline.

La phrase principale à ne pas oublier lors du choix d’un ADC est « cela dépend de… ». Si vous êtes développeur circuits numériques ou un expert en alimentation électrique perplexe quant au choix du bon ADC - vous explorerez Instructions détaillées. Les ADC sont des microcircuits complexes avec de nombreuses nuances qui nécessitent une étude minutieuse de la description technique et des kits de débogage. Le tableau 1 montre les paramètres minimum et maximum des ADC disponibles sur le marché. C'est une vraie photo aujourd'hui. Qui sait comment cela va changer dans les années à venir ?

Tableau 1. Plage standard de caractéristiques ADC

* – vitesse de sortie du modulateur

Dans une conception CAN à pondération directe, si les comparateurs sont remplacés par des amplificateurs linéaires et que les tensions de sortie de chacun sont comparées à l'aide d'une série de comparateurs avec plusieurs tensions de référence, l'impédance d'entrée peut être augmentée. Certes, le nombre de comparateurs et de portes logiques dans le circuit de décodage ne diminuera pas.

Hewlett-Packard breveté nouvelle méthode, appelé décodage analogique, permettant théoriquement à la conversion analogique-numérique de N bits d'utiliser uniquement N comparateurs, verrous et portes XOR.

La méthode repose sur l'utilisation de circuits de décodage analogiques fonctionnant à plusieurs niveaux, contrairement aux comparateurs classiques fonctionnant à un seul.

2.4. Codage de sortie

Dans un CAN à pesée directe, les sorties des comparateurs dont les tensions de référence sont inférieures au signal d'entrée sont à l'état 1, et celles dont les tensions de référence sont supérieures au signal d'entrée sont à l'état 0. Par analogie avec un thermomètre à mercure, une telle sortie le code est appelé thermométrique. Lorsque le signal d'entrée change, l'état d'un seul comparateur change à un moment donné. Cependant, les instants de fonctionnement de ces derniers et l'arrivée des impulsions d'horloge des bascules-loquets sont indépendants, ce qui, à certains rapports des retards de ces éléments, peut conduire à l'apparition d'une instabilité du code de sortie du CAN , appelé « code étincelant ». Une façon de lutter contre ce phénomène consiste à construire un dispositif de décodage utilisant un code Gray, dans lequel l'état d'un seul bit peut changer à la fois.

2.5. Fonction de détection de pic

Afin d'enregistrer un fragment important d'un signal dans la mémoire limitée disponible dans l'appareil, la fréquence d'échantillonnage doit être réduite par rapport au maximum possible. Dans ce cas, de courts pics de signal peuvent être manqués. Pour éviter ce phénomène, vous pouvez utiliser la technique suivante. Le taux d'échantillonnage est toujours maximum. Le résultat de chacun Nième échantillon, où N est le facteur de division de la fréquence d'échantillonnage. Pour mettre en évidence la tension positive maximale dans l'intervalle entre les enregistrements, la valeur de l'échantillon actuel est constamment comparée à la précédente et la plus grande est stockée. De même, la tension négative maximale est mise en évidence. De tels dispositifs « intelligents » utilisant l'algorithme récursif décrit sont intégrés à certains nouveaux oscilloscopes numériques. Par exemple, l'oscilloscope Hewlett-Packard HP54800 peut stocker des impulsions allant jusqu'à 500 ps, ​​ce qui correspond à une fréquence d'échantillonnage de 2 GHz.

Riz. 1. Schéma fonctionnel d’un CAN à pesée directe « classique »

Riz. 2. Structure d'interpolation de l'ADC de pesée directe

Avec l'algorithme décrit, la durée minimale de l'impulsion allouée est limitée par le temps du cycle complet de conversion ADC, dont une partie importante est consacrée à la conversion du code de sortie d'une ligne de comparateurs en un signal de sortie à l'aide d'un multi-étage. circuit logique. En changeant le circuit logique de l'ADC, le retard de ce dernier peut être réduit au retard d'un déclencheur de verrouillage. La structure d'un tel détecteur de crête numérique TDC1035 de Raytheon est illustrée à la Fig. 3. Il diffère du "classique" (Fig. 1) en ce qu'au lieu de déclencheurs D déclenchés, on utilise ici des déclencheurs RS, qui sont déclenchés immédiatement après l'arrivée du signal comparateur correspondant et restent dans cet état jusqu'à l'arrivée de l'impulsion de réinitialisation. Le code de sortie « thermométrique » de la barre de bascule RS représente le code de valeur crête du signal. Le moment de sa transformation en une forme standard n'a plus de restrictions strictes. Cet ADC est fabriqué à l'aide d'une technologie assez ancienne et a une durée d'impulsion garantie mesurée avec une précision totale sur 8 bits de 30 ns.

Riz. 3. Schéma fonctionnel d'un détecteur de crête avec pesée directe ADC Raytheon TDC1035

3. CAN de pipeline

Comme mentionné ci-dessus, la largeur de bit maximale d'un CAN à pesée directe est de 10. Pour augmenter la résolution, il est nécessaire d'utiliser d'autres structures. De nombreux CAN à grande vitesse actuels sont constitués de nœuds qui traitent séquentiellement le signal sur plusieurs cycles d'horloge d'échantillonnage. Dans ce cas, la fréquence d'apparition des codes de sortie est égale à la fréquence du signal d'échantillonnage. Ils sont appelés CAN de type pipeline.

3.1. ADC à courant brut pour pipeline (subranging)

Dans ce cas, qui est désormais la méthode la plus courante, un groupe de bits de poids fort est d'abord converti sous forme numérique (conversion grossière). À l'aide d'un DAC, le code reçu est converti en un signal analogique, qui est soustrait de l'entrée. La tension différentielle est amplifiée et fournie à l'ADC, qui convertit un groupe de bits de poids faible (conversion précise). Le nombre de telles transformations clarifiantes, et donc de cascades, peut être assez important. Les CAN d'ordre faible et élevé fonctionnent simultanément, traitant séquentiellement les échantillons entrants. L'appareil peut utiliser des CAN internes construits sur différents principes : pesée directe ou, par exemple, MagAmps, discutés ci-dessous.

En figue. La figure 4 montre la structure du CAN Subranging 12 bits avancé AD9042 d'Analog Devices, disponible dans des versions avec des taux d'échantillonnage de 60 et 41 MHz. Le premier circuit échantillonneur-bloqueur, SHA1, stocke l'échantillon de signal de la manière habituelle pendant la durée de la conversion. Son signal de sortie est converti par un ADC dont le code de sortie est stocké dans un registre tampon et est également utilisé pour contrôler le DAC. Le circuit échantillonneur-bloqueur SHA2 est utilisé pour empêcher le fonctionnement du premier CAN d'affecter la précision de la partie suivante de l'appareil. Le signal DAC est soustrait de son signal de sortie. La tension différentielle est amplifiée et stockée par le circuit échantillonneur-bloqueur SHA3 pendant le temps nécessaire au fonctionnement du deuxième CAN. À bon fonctionnement du premier ADC, son erreur ne dépassera pas un sur le bit le moins significatif. Le nombre de bits du deuxième convertisseur est sélectionné de telle sorte que le nombre de bits du premier et du deuxième CAN soit supérieur d'un à la capacité en bits du CAN dans son ensemble. Le bit excédentaire est utilisé pour corriger l'erreur de conversion du premier ADC. Pour ce faire, le DAC doit avoir une précision au moins égale à celle de l'ADC dans son ensemble, c'est-à-dire dans ce cas 12 bits, et l'amplificateur sommateur doit avoir un gain tel que le poids du bit le plus significatif de le deuxième ADC n'est rien de moins que le bit le moins significatif du premier. Dans ce cas, le circuit logique correcteur, qui est un additionneur complet, pourra réduire l'erreur de conversion à une valeur correspondant à un nombre donné de bits du CAN. Une particularité est l'utilisation d'un ADC de type MagAmps, bien développé par l'entreprise, et pour obtenir une linéarité et des performances élevées, un DAC à 63 sources de courant dont le coefficient de pondération de chacune correspond à un code spécifique. Les idées techniques contenues dans cette structure sont utilisées dans un certain nombre d'autres produits Analog Devices.

Riz. 4. Schéma fonctionnel d'un CAN pipeline avec logique de correction Analog Devices AD9042

L'ADC ADS807 a une structure similaire, utilisée par Burr-Brown dans toutes les séries d'ADC haute vitesse : ADS80X 12 bits (ADS807 le plus rapide - 53 MHz), ADS82X et ADS90X 10 bits (ADS824 le plus rapide - 70 MHz), 8- bit ADS83X et ADS93X (ADS831 le plus rapide - 80 MHz).

Tous les CAN haute vitesse de Texas Instruments sont également basés sur cette méthode. Parce qu'ils utilisent des ADC internes à pondération directe (Flash), la société appelle sa structure Samiflash. À l'exception du TLC876, ils sont tous 8 bits et utilisent deux ADC internes 4 bits. Le plus rapide d'entre eux est le TLV5580 (8 bits, 80 MHz, le temps de retard pour l'apparition du code de sortie est de 4,5 cycles d'horloge), le plus précis est le TLC876 (10 bits, 20 MHz, utilise 5 ADC internes à deux bits).

3.2. Multi-étages avec CAN à un seul bit

L'une des premières versions d'un ADC pipeline (ondulation) se composait d'étages identiques connectés en série. Chaque étage contenait un amplificateur, un DAC un bit et un comparateur [X]. Le signal d'entrée a été stocké par un circuit échantillonneur-bloqueur, introduit dans le premier comparateur, lorsqu'il a été déclenché, le signal DAC d'un bit a été soustrait du signal d'entrée, amplifié 2 fois par l'amplificateur (pour obtenir le même sensibilité à tous les étages) et transmis à l'étage suivant sous forme de signal différentiel. Ainsi, chacune des étapes effectuait une conversion analogique-numérique sur un seul bit. L'ensemble des signaux provenant des sorties de tous les comparateurs représentait le résultat de la transformation, qui était recodé par la logique de sortie sous une forme standard. Le temps de conversion était principalement déterminé par le temps nécessaire au signal pour traverser toutes les étapes.

Riz. 5. Schéma fonctionnel d'un ADC MagAmp à un bit - un élément d'un ADC pipeline

Une structure de pipeline améliorée construite à partir d'ADC à un seul bit est appelée Magnitude Amplifiers, ou MagAmps en abrégé, car elle utilise des amplificateurs de la valeur absolue du signal. D'autres noms sont également utilisés. Le circuit en cascade équivalent d'un tel CAN est illustré sur la figure. 5. Le comparateur détermine le signe de la tension d'entrée selon lequel il produit un bit de sortie. En même temps, il contrôle le signe du gain avec lequel le signal entre dans l'étape suivante : +2 ou –2. La tension de référence VR est additionnée à la tension à la sortie du commutateur, formant un signal de différence qui passe à l'étage suivant. Contrairement à la variante décrite ci-dessus (ondulation), cette dépendance présente uniquement des sauts dans la dérivée, mais ne présente pas de sauts brusques d'amplitude, ce qui permet d'atteindre une vitesse de conversion élevée. Le principal facteur permettant d'atteindre des vitesses de conversion élevées était la possibilité de mettre en œuvre des étages différentiels à grande vitesse avec une faible distorsion et une précision atteignant 8 bits sans utiliser de rétroaction dans les nouvelles structures de circuits intégrés analogiques à courant contrôlé. En raison de la forme de la dépendance, cet ADC est également appelé plié, et pour le codage de sortie sous la forme d'un code Gray, il est également appelé ADC Gray série. En raison de leur fabricabilité, ces structures sont souvent utilisées dans la construction d'ADC à faible coût avec bonnes caractéristiques. Par exemple, Analog Devices dans ses CAN AD9042 12 bits, la série AD922X avec une fréquence d'échantillonnage allant jusqu'à 10 MHz, le double AD9059 8 bits avec une fréquence d'échantillonnage de 60 MHz (5 MSB) et l'AD9054 8 bits avec une fréquence d'échantillonnage de 200 MHz. taux ( 4 chiffres supérieurs).

4. À propos de l'utilisation de l'échantillonnage multiphase

Lorsque les signaux d'échantillonnage sont instables, ce qui se manifeste généralement sous la forme de leur gigue de phase, l'apparition de caractéristiques caractéristiques est observée sur des signaux de fréquence proportionnelle à la fréquence d'échantillonnage. distorsion non linéaire, plus le taux de changement du signal est élevé. Des mesures spéciales sont prises pour améliorer la stabilité temporelle des générateurs d'horloge, par exemple, les nouveaux oscilloscopes Hewlett-Packard utilisent un circuit de mise en forme de boucle à verrouillage de phase, qui fournit un signal d'horloge très stable.

Souvent, dans les CAN à grande vitesse construits sur divers principes, afin d'augmenter la fréquence d'échantillonnage équivalente de l'appareil dans son ensemble, plusieurs CAN sont utilisés en parallèle sur les entrées et les échantillons avec un décalage temporel les uns par rapport aux autres. Cette méthode, appelée échantillonnage multiphase, offre des avantages significatifs en termes de vitesse de conversion si le temps d'enregistrement (d'échantillonnage) d'un signal dans une cellule de stockage physique est nettement inférieur au temps écoulé entre l'arrivée du signal d'échantillonnage et son apparition sur l'ADC. sortir. Par exemple, dans l'AD9059 mentionné ci-dessus, le temps d'échantillonnage du circuit échantillonneur-bloqueur sur puce est de 1 ns et l'intervalle minimum entre les signaux d'échantillonnage est de 16,7 ns. Toutefois, cette opportunité doit être utilisée avec prudence. Les limitations causées par la stabilité insuffisante des signaux d'échantillonnage et la différence de temps de conversion pour les ADC inclus dans l'appareil conduisent au fait que l'on utilise désormais le plus souvent soit l'entrelacement de seulement deux ADC implémentés sur une puce, comme l'AD9058, soit cette possibilité est totalement abandonnée, comme dans les nouveaux oscilloscopes de Hewlett-Packard.

Littérature

1. Catalogue Tektronix, 1988.
2. Denbnovetsky S.V. et al., Oscilloscopes à stockage cathodique. Moscou, « Radio et communications », 1990.
3. La multiplication de l'horloge 20X déplace le taux de numérisation des oscilloscopes portables vers Hiperdrive. Richard B. Rudloff, Hewlett-Packard Corp.
4. Enregistreur de signal d'impulsion numérique AFI-1700. Description technique et manuel d'instructions. Institut de physique nucléaire, branche sibérienne de l'Académie des sciences de l'URSS, 1994.
5. CAN Flash 8 bits 500 Mps/s, Guide de conception analogique, 7e édition, Maxim Integrated Products, Inc.
6. Walt Kester. Échantillonnage à grande vitesse et ADC à grande vitesse. Techniques de conception à grande vitesse, Analog Devices Inc.
7. Hiver 1999 Manuel de référence du concepteur, CD, Analog Devices Inc.
8. 1997 Data Book, CD, Raytheon Electronics Semiconductor Division.
9. Catalogue sur CD-ROM 1999, Burr-Brown Corporation.
10. Guide du concepteur et livre de données.