Vysokofrekvenčné ADC Tlačová správa. DAC so sériovým vstupným dátovým rozhraním

Rozširujúce sa siete bezdrôtový prenos dáta využívajúce stále vyššie nosné frekvencie a rýchlosti prenosu dát predstavujú čoraz naliehavejšie problémy so zlepšovaním digitalizácie signálov. To znamená, že rastie dopyt po pokročilejších A/D prevodníkoch. Na splnenie moderných požiadaviek sa objavili analógovo-digitálne prevodníky so vzorkovacou frekvenciou vyššou ako 1 GHz. Tento článok zváži použitie rýchlejších ADC pri vývoji nových aplikácií, ako aj pri inovácii starých.

Pamätajte na Nyquistovo pravidlo

Pri výbere analógovo-digitálneho prevodníka pre vysokofrekvenčné zariadenie nezabudnite, že vzorkovacia frekvencia ADC musí byť dvakrát alebo viackrát vyššia. šírku pásma signál, ktorý sa má digitalizovať. Táto vzorkovacia frekvencia sa nazýva Nyquistova frekvencia. Všimnite si, že sa používa výraz „šírka pásma“, nie „frekvencia“. Ak vstupný signál nie je sínusoida, potom sa považuje za zložitý. Napríklad impulz, ktorý pozostáva zo základnej sínusoidy a viacerých harmonických v súlade s Fourierovou vetou. Modulované signály tiež obsahujú široký rozsah frekvencií, ktoré je potrebné zvážiť pri výbere vzorkovacej frekvencie.

Uvažujme štvorcovú vlnu pozostávajúcu zo základnej frekvencie sínusovej vlny a nekonečného počtu nepárnych harmonických. Pre štvorcovú vlnu 300 MHz musí byť vzorkovacia frekvencia ADC aspoň dvojnásobkom frekvencie piatej harmonickej alebo 3 GHz. Zložitejšie signály, ako sú radarové alebo modulované signály, vyžadujú podobne vysoké rýchlosti spracovania na presné zachytenie všetkých detailov signálu.

Príkladom je prijímač stanice na spracovanie signálu LTE Advanced, ktorá využíva agregáciu médií pre vyššiu priepustnosť a vyššie dátové rýchlosti. Niekoľko štandardných 20 MHz LTE kanálov je zoskupených tak, aby poskytovali šírku pásma 40-, 80-, 160 MHz pre vyššiu priepustnosť OFDM.

Použitie vysokorýchlostných ADC v rôznych systémoch

V softvérovo definovaných rádiových zariadeniach (SDR) sa používajú hlavne vysokorýchlostné ADC. Väčšina moderných SDR používa architektúru priamej konverzie (zero IF), v ktorej je vstupný signál digitalizovaný priamo po filtrovaní a zosilnení. Pri práci s decimetrovými alebo vysokofrekvenčnými signálmi (UHF alebo mikrovlny) musí mať analógovo-digitálny prevodník vysokú vzorkovaciu frekvenciu. Jedným príkladom je celulárny prijímač základňovej stanice.

Vysokorýchlostné ADC sa môžu použiť aj v iných systémoch, ako sú systémy elektronického boja (elektronický boj), RF záznamové systémy a radarové zariadenia. Veľmi často sa vysokorýchlostné analógovo-digitálne prevodníky používajú aj v meracej technike, reflektometrických zariadeniach (OTDR). Je dôležitou súčasťou digitálnych prijímačov s predbežným skreslením používaných v lineárnych RF výkonových zosilňovačoch.

Nižšie je uvedený blokový diagram Texas Instruments ADC32RF45 používaného v prijímačoch SDR s priamou konverziou:

Vstupný pásmový filter vyberie požadovaný signál, nízkošumový zosilňovač ho zosilní, po čom sa signál privedie na digitálny zosilňovač s premenlivým ziskom, ktorý poskytuje správnu vstupnú úroveň pre A/D prevodník. Mimopásmové filtre zabraňujú aliasingu. ADC pracuje s externým PLL syntetizátorom a čističom jitteru. K DSP procesoru sa pripája pomocou rozhrania JESD2048.

Medzi produkty, ktoré používajú ADC32RF45, sú softvérové ​​rádiové moduly FlexorSet od Penteku. Tieto moduly sú navrhnuté tak, aby pomohli inžinierom navrhnúť vlastné komunikačné zariadenia a experimentovať s rôznymi zariadeniami SDR. Moduly ponúkajú dva kanály ADC a dva kanály DAC (). Xilinx FPGA s interným softvér na získavanie údajov a generovanie signálu DAC uľahčuje experimenty.

Požiadavky na dizajn

Najdôležitejším konštrukčným krokom pri použití ADC32RF45 bude správny výber prvkov vstupného obvodu. Najmä anti-aliasingové mimopásmové filtre sa musia zhodovať so vstupnou impedanciou ADC. To je nevyhnutné na zaistenie maxima v pásme plochosti filtra a pokiaľ možno mimo zóny odmietnutia.

Pre zjednodušenie návrhu sa odporúča použiť S parametre (parametre rozptylu). S-parametre vo frekvenčnej oblasti súvisia so simulačnými veličinami pre správanie RF obvodov a komponentov. Tieto komplexné hodnoty sú zvyčajne prezentované vo forme matice, s ktorou možno manipulovať, aby ilustrovala správanie a výkon obvodov a komponentov. Uprednostňujú sa pri navrhovaní systémov prenosových vedení, filtrov a iných vysokofrekvenčných zariadení.

Kompletný referenčný návrh s vyhodnocovacím modulom (EVM) navyše pomôže urýchliť a zjednodušiť proces návrhu.

12 09 2013 - Norwood, Massachusetts, USA

Analog Devices Inc. (NASDAQ: ADI) predstavila 18-bitovú rodinu analógovo-digitálnych prevodníkov (ADC) PulSAR® s priepustnosťou 5 miliónov vzoriek za sekundu (MSPS), čo je dvojnásobok rýchlosti akéhokoľvek prevodníka postupných aproximačných registrov, ktorý je dnes k dispozícii. SAR). AD7960 PulSAR ADC je vhodný pre nízkoenergetické, multiplexné systémy, ako sú digitálne röntgenové lúče, a aplikácie prevzorkovania vrátane spektroskopie, riadenia gradientu a pokročilej šírky pásma, najlepšieho šumu vo svojej triede a vysokej linearity. chromatografická analýza plynov.

Na rozdiel od iných 18-bitových ADC, kde je prevzorkovanie za cenu spotreby energie a zníženia presnosti, AD7960 spotrebuje 39 mW pri 5MSPS a je optimalizovaný na udržanie vynikajúcej statickej linearity (+/- 0,8 LSB kumulatívna nelinearita) a vysokého dynamického výkonu (signál -pomer hluku 99 dB) aj pri maximálnej rýchlosti. Tento nový prevodník má tiež najlepší pomer šumu (22,4 nV/√Hz) k plnému rozsahu vstupu vo svojej triede. Malé rozmery balíka pomáhajú návrhárom splniť prísne požiadavky na dimenzovanie, tepelný výkon a napájanie spojené so systémami s vysokým počtom kanálov.

Analog Devices tiež predstavil 16-bitový ADC PulSAR AD7961, ktorý poskytuje vynikajúci pomer signálu k šumu (95,5 dB) a integrovanú nelinearitu (+/- 0,2 LSB) pri 5 MSPS.

• Stiahnite si datasheet, pozrite si video, objednajte si vzorky a hodnotiace panely:
• Obvody z laboratórneho referenčného dizajnu: Presný, nízkoenergetický, 18-bitový signálový reťazec pre 5 MSPS systém zberu dát
• Spojte sa s ostatnými vývojármi a odborníkmi na produkty z Analog Devices v online komunite technická podpora EngineerZone™:

PulSAR AD7960 a AD7691 ADC sa zameriavajú na systémy získavania údajov

PulSAR AD7961 a AD7960 pin-kompatibilné ADC umožňujú vytvárať vysoko prispôsobiteľné 16-/18-bitové systémy zberu dát pre priemyselné a zdravotnícke aplikácie. Majú konfigurovateľné, nízkošumové rozhranie LVDS (low-voltage Differential signaling), ktoré umožňuje prijímať dáta z prevodníka rýchlosťou až 300 MHz.

Cena a dostupnosť na objednávku

Produkt	Dostupnosť vzorky/sériová výroba	Povolenie	SNR (typ.)	Tempo. rozsah	Cena za kus pri odbere 1000 kusov	Rám
AD7960	Teraz	18 bit		-40 °C až 85 °C	$31.00	32-kolíkový LFCSP
AD7961	Teraz	16 bit	95,5 dB	-40 °C až 85 °C	$21.00	32-kolíkový LFCSP

AD7960 možno použiť v spojení s nízkovýkonovým zosilňovačom typu rail-to-rail (p-to-supply), zosilňovačom vstupného a výstupného napätia AD8031 rail-to-rail a napäťovými referenciami ADR4540 alebo ADR4550 na budovanie plnohodnotných funkcií. nízky výkon, presný signálny reťazec.

• O analógových zariadeniach
• • Inovácia, vysoká technické údaje a bezkonkurenčná kvalita produktov sú základnými základmi, ktoré umožnili spoločnosti Analog Devices byť už mnoho rokov jednou z finančne najúspešnejších spoločností na trhu. elektronické komponenty. Analog Devices, svetový líder v technológiách spracovania signálu a konverzie dát, slúži viac ako 60 000 zákazníkom prakticky vo všetkých oblastiach elektronického priemyslu. Analog Devices má sídlo v Norwoode, Massachusetts, USA, s dizajnovými centrami a výrobnými závodmi po celom svete. Analog Devices je kótovaná na akciovom indexe S&P 500.

• Prihláste sa na odber časopisu, týždenníka technického časopisu ADI.

  PulSAR je registrovaná ochranná známka spoločnosti Analog Devices, Inc.

Redakcia - kontaktné údaje:

Tento článok pojednáva o hlavných problémoch súvisiacich s princípom fungovania ADC rôznych typov. Zároveň niektoré dôležité teoretické výpočty týkajúce sa matematického popisu analógovo-digitálnej konverzie zostali mimo rámca článku, ale uvádzame odkazy, kde môže záujemca nájsť hlbšiu úvahu o teoretických aspektoch fungovania ADC. . Článok sa teda viac zaoberá porozumením všeobecných princípov fungovania ADC ako teoretickým rozborom ich práce.

Úvod

Ako východiskový bod definujme analógovo-digitálnu konverziu. Analógovo-digitálny prevod je proces prevodu vstupnej fyzikálnej veličiny na jej číselnú reprezentáciu. Analógovo-digitálny prevodník je zariadenie, ktoré vykonáva takýto prevod. Formálne môže byť vstupnou hodnotou ADC ľubovoľná fyzikálna veličina - napätie, prúd, odpor, kapacita, frekvencia opakovania impulzov, uhol natočenia hriadeľa atď. Pre istotu však v budúcnosti pod ADC budeme rozumieť iba prevodníky napätia na kód.

Koncept analógovo-digitálnej konverzie úzko súvisí s pojmom meranie. Meraním sa rozumie proces porovnávania nameranej hodnoty s nejakým štandardom, pri analógovo-digitálnom prevode sa vstupná hodnota porovnáva s nejakou referenčnou hodnotou (zvyčajne s referenčným napätím). Analógovo-digitálny prevod teda možno považovať za meranie hodnoty vstupného signálu a vzťahujú sa naň všetky pojmy z metrológie, ako sú chyby merania.

Hlavné charakteristiky ADC

ADC má mnoho charakteristík, z ktorých hlavné možno nazvať frekvenciou konverzie a bitovou hĺbkou. Frekvencia konverzie sa zvyčajne vyjadruje vo vzorkách za sekundu (SPS), bitová hĺbka je v bitoch. Moderné ADC môžu mať bitovú hĺbku až 24 bitov a rýchlosť konverzie až jednotiek GSPS (samozrejme, nie súčasne). Čím vyššia je rýchlosť a bitová hĺbka, tým ťažšie je získať požadované charakteristiky, tým je prevodník drahší a zložitejší. Rýchlosť prevodu a bitová hĺbka spolu určitým spôsobom súvisia a efektívnu bitovú hĺbku prevodu môžeme zvýšiť obetovaním rýchlosti.

Typy ADC

Existuje mnoho typov ADC, ale v tomto článku sa obmedzíme na zváženie iba nasledujúcich typov:

• Paralelná konverzia ADC (priama konverzia, flash ADC)
• Postupná aproximácia ADC (SAR ADC)
• delta-sigma ADC (poplatkovo vyvážený ADC)

ADC priamej (paralelnej) konverzie majú najvyšší výkon a najnižšiu bitovú hĺbku. Napríklad paralelný prevodný ADC TLC5540 od ​​Texas Instruments má rýchlosť 40MSPS s bitovou šírkou iba 8 bitov. ADC tohto typu môže mať mieru konverzie až 1 GSPS. Tu je možné poznamenať, že pipeline ADC (pipelined ADC) majú ešte väčšiu rýchlosť, sú však kombináciou niekoľkých ADC s nižšou rýchlosťou a ich úvaha je nad rámec tohto článku.

Stredné miesto v sérii bitovej rýchlosti je obsadené postupnými aproximačnými ADC. Typické hodnoty sú 12-18 bitov pri konverznom pomere 100KSPS-1MSPS.

Najvyššiu presnosť dosahujú sigma-delta ADC s bitovou hĺbkou až 24 bitov vrátane a rýchlosťou od jednotiek SPS po jednotky KSPS.

Ďalším typom ADC, ktorý našiel využitie v nedávnej minulosti, je integračný ADC. Integračné ADC boli teraz takmer úplne nahradené inými typmi ADC, ale možno ich nájsť v starších meracích prístrojoch.

priama konverzia ADC

ADC s priamou konverziou sa rozšírili v 60. a 70. rokoch 20. storočia a ako integrované obvody sa začali vyrábať v 80. rokoch. Často sa používajú ako súčasť „reťazových“ ADC (v tomto článku sa neuvažujú) a majú 6-8 bitovú kapacitu pri rýchlosti až 1 GSPS.

Architektúra priameho prevodu ADC je znázornená na obr. jeden

Ryža. 1. Štrukturálny diagram priamej konverzie ADC

Princíp činnosti ADC je extrémne jednoduchý: vstupný signál sa privádza súčasne do všetkých „kladných“ vstupov komparátorov a „záporné“ vstupy sú napájané sériou napätí získaných z referencie delením odpormi R. Pre obvod na obr. 1 tento riadok bude: (1/16, 3/16, 5/16, 7/16, 9/16, 11/16, 13/16) Uref, kde Uref je referenčné napätie ADC.

Nech sa na vstup ADC privedie napätie rovné 1/2 Uref. Potom budú fungovať prvé 4 porovnávače (ak počítate zdola) a na ich výstupoch sa objavia logické. Prioritný kodér vytvorí binárny kód zo "stĺpca" jednotiek, ktorý je fixovaný výstupným registrom.

Teraz sú jasné výhody a nevýhody takéhoto prevodníka. Všetky komparátory pracujú paralelne, čas oneskorenia obvodu sa rovná času oneskorenia v jednom komparátore plus čas oneskorenia v kódovači. Komparátor a kódovač môžu byť vyrobené veľmi rýchlo a v dôsledku toho má celý okruh veľmi vysokú rýchlosť.

Ale na získanie N bitov potrebujete 2^N komparátorov (a zložitosť kódovača tiež rastie s 2^N). Schéma na obr. 1. obsahuje 8 komparátorov a má 3 číslice, na získanie 8 číslic potrebujete 256 komparátorov, na 10 číslic - 1024 komparátorov, na 24-bitový ADC by potrebovali viac ako 16 miliónov.Technika však ešte nedosiahla také výšky.

postupná aproximácia ADC

Analógovo-digitálny prevodník postupného aproximačného registra (SAR) meria veľkosť vstupného signálu vykonaním série po sebe nasledujúcich „vážení“, t. j. porovnaním veľkosti vstupného napätia so sériou veličín generovaných takto:

1. V prvom kroku sa na výstupe vstavaného digitálno-analógového prevodníka nastaví hodnota rovnajúca sa 1/2Uref (ďalej predpokladáme, že signál je v intervale (0 - Uref).

2. ak je signál väčší ako táto hodnota, potom sa porovnáva s napätím ležiacim v strede zostávajúceho intervalu, t.j. v tomto prípade 3/4 Uref. Ak je signál nižší ako nastavená úroveň, ďalšie porovnanie sa vykoná s menej ako polovicou zostávajúceho intervalu (tj s úrovňou 1/4 Uref).

3. Krok 2 sa opakuje N-krát. N porovnaní ("váh") teda generuje N bitov výsledku.

Ryža. 2. Štrukturálny diagram postupnej aproximácie ADC.

Postupná aproximácia ADC teda pozostáva z nasledujúcich uzlov:

1. Porovnávač. Porovnáva vstupnú hodnotu a aktuálnu hodnotu „váhového“ napätia (označeného trojuholníkom na obr. 2).

2. Digitálno-analógový prevodník (Digital to Analog Converter, DAC). Generuje „váženú“ hodnotu napätia na základe digitálneho kódu prijatého na vstupe.

3. Register postupných aproximácií (SAR). Implementuje postupný aproximačný algoritmus, ktorý generuje aktuálnu hodnotu kódu privádzaného na vstup DAC. Celá architektúra ADC je pomenovaná podľa svojho názvu.

4. Schéma zadržania vzorky (Sample/Hold, S/H). Pre činnosť tohto ADC je zásadne dôležité, aby vstupné napätie zostalo konštantné počas celého cyklu prevodu. Avšak „skutočné“ signály majú tendenciu sa časom meniť. Obvod vzorkovania a podržania si "pamätá" aktuálnu hodnotu analógového signálu a udržiava ju nezmenenú počas celého cyklu zariadenia.

Výhodou zariadenia je relatívne vysoká rýchlosť prevodu: čas prevodu N-bitového ADC je N cyklov. Presnosť prevodu je obmedzená presnosťou interného DAC a môže byť 16-18 bitov (teraz sa začali objavovať 24-bitové ADC SAR, napríklad AD7766 a AD7767).

Delta Sigma ADC

Nakoniec, najzaujímavejším typom ADC je sigma-delta ADC, niekedy označovaný v literatúre ako nábojovo vyvážený ADC. Bloková schéma sigma-delta ADC je znázornená na obr. 3.

Obr.3. Štrukturálny diagram sigma-delta ADC.

Princíp činnosti tohto ADC je o niečo komplikovanejší ako pri iných typoch ADC. Jeho podstatou je, že vstupné napätie sa porovnáva s hodnotou napätia akumulovanou integrátorom. Impulzy kladnej alebo zápornej polarity sa privádzajú na vstup integrátora v závislosti od výsledku porovnania. Tento ADC je teda jednoduchý sledovací systém: napätie na výstupe integrátora „sleduje“ vstupné napätie (obr. 4). Výsledkom tohto obvodu je prúd núl a jednotiek na výstupe komparátora, ktorý potom prechádza cez digitálny dolnopriepustný filter, výsledkom čoho je N-bitový výsledok. LPF na obr. 3. V kombinácii s "decimátorom", zariadením, ktoré znižuje frekvenciu odčítaní ich "stenčením".

Ryža. 4. Sigma-delta ADC ako sledovací systém

Pre prísnosť treba povedať, že na obr. 3 je bloková schéma sigma-delta ADC prvého rádu. Sigma-delta ADC druhého rádu má dva integrátory a dve spätnoväzbové slučky, ale tu sa o tom nebude diskutovať. Záujemcovia o túto tému sa môžu obrátiť na.

Na obr. 5 ukazuje signály v ADC na nulovej úrovni na vstupe (hore) a na úrovni Vref / 2 (dole).

Ryža. 5. Signály v ADC at rôzne úrovne vstupný signál.

Teraz, bez toho, aby sme sa púšťali do zložitej matematickej analýzy, sa pokúsme pochopiť, prečo majú sigma-delta ADC veľmi nízku úroveň vlastného šumu.

Zoberme si blokovú schému sigma-delta modulátora znázorneného na obr. 3 a prezentujte ho v tejto forme (obr. 6):

Ryža. 6. Štruktúrny diagram sigma-delta modulátora

Tu je komparátor reprezentovaný ako sčítačka, ktorá sčítava spojitý užitočný signál a kvantizačný šum.

Nech má integrátor prenosovú funkciu 1/s. Potom, reprezentujúc užitočný signál ako X(s), výstup sigma-delta modulátora ako Y(s) a kvantizačný šum ako E(s), získame prenosovú funkciu ADC:

Y(s) = X(s)/(s+1) + E(s)s/(s+1)

To znamená, že sigma-delta modulátor je v skutočnosti filter nízke frekvencie(1/(s+1)) pre užitočný signál a filter vysoké frekvencie(s/(s+1)) pre šum, pričom oba filtre majú rovnakú medznú frekvenciu. Šum koncentrovaný vo vysokofrekvenčnej oblasti spektra je jednoducho odstránený digitálnym dolnopriepustným filtrom, ktorý je umiestnený za modulátorom.

Ryža. 7. Fenomén „posunovania“ šumu vo vysokofrekvenčnej časti spektra

Malo by sa však chápať, že ide o extrémne zjednodušené vysvetlenie tvarovania šumu v sigma-delta ADC.

Hlavnou výhodou sigma-delta ADC je teda vysoká presnosť vďaka extrémne nízkej úrovni vlastného šumu. Na dosiahnutie vysokej presnosti je však potrebné, aby medzná frekvencia digitálneho filtra bola čo najnižšia, mnohonásobne menšia ako frekvencia sigma-delta modulátora. Preto sigma-delta ADC majú pomalá rychlosť transformácií.

Môžu sa použiť v audio technike, ale hlavné využitie je v priemyselnej automatizácii na prevod signálov snímačov, v meracích prístrojoch a v iných aplikáciách, kde sa vyžaduje vysoká presnosť. ale nevyžaduje sa vysoká rýchlosť.

Trochu histórie

Najstarším odkazom na ADC v histórii je pravdepodobne patent Paula M. Raineyho „Facsimile Telegraph System“, U.S. Patent 1 608 527, podaný 20. júla 1921, vydaný 30. novembra 1926. Zariadenie zobrazené v patente je v skutočnosti 5-bitový ADC s priamou konverziou.

Ryža. 8. Prvý patent ADC

Ryža. 9. Priama konverzia ADC (1975)

Zariadenie znázornené na obrázku je priama konverzia ADC MOD-4100 vyrobená spoločnosťou Computer Labs, vyrobená v roku 1975, zostavená na základe diskrétnych komparátorov. Komparátorov je 16 (sú umiestnené v polkruhu, aby sa vyrovnalo oneskorenie šírenia signálu na každý komparátor), preto má ADC bitovú šírku iba 4 bity. Konverzný pomer 100 MSPS, spotreba 14 wattov.

Nasledujúci obrázok zobrazuje pokročilú verziu priameho prevodu ADC.

Ryža. 10. Priama konverzia ADC (1970)

VHS-630 z roku 1970, vyrobený spoločnosťou Computer Labs, mal 64 komparátorov, bol 6-bitový, 30MSPS a spotreboval 100 wattov (VHS-675 z roku 1975 mal 75 MSPS a spotreboval 130 wattov).

Literatúra

W. Kester. ADC Architectures I: Flash Converter. Analógové zariadenia, MT-020 Tutorial.

Steve Logan (maximálne integrované)

Množstvo moderných analógovo-digitálnych prevodníkov (ADC) stavia vývojárov pred ťažkú ​​voľbu.

Integrované ADC majú rozlíšenie 8 ... 24 bitov a existuje dokonca niekoľko 32-bitových. Existujú ADC zabudované do mikrokontrolérov, FPGA, mikroprocesorov, systémov na čipe, ADC s postupnou aproximáciou (SAR) a sigma-delta verzie. Pipeline ADC sa používajú v aplikáciách, kde sa vyžaduje najvyššia vzorkovacia frekvencia. Vzorkovacie rýchlosti ADC sa pohybujú od 10 S/s do viac ako 10 GS/s. A cenové rozpätie je od menej ako 1 dolára do 265 dolárov a viac.

Ak chcete vybrať najlepšie ADC pre vašu aplikáciu, zvážte odlišné typy týchto produktov a optimálne podmienky používania pre ich hlavné typy.

Postupná aproximácia ADC – pre stredné rýchlosti a zber dát

ADC sú k dispozícii v širokom rozsahu rozlíšení a rýchlostí. Prvý spravidla leží v rozsahu 6 ... 8 až 20 bitov, zatiaľ čo druhý - od niekoľkých Ksa / s do 10 Msa / s. SAR ADC je dobrou voľbou pre aplikácie so strednou rýchlosťou, ako je riadenie motora, analýza vibrácií, monitorovanie procesov. Nie sú také rýchle ako zreťazené ADC (diskutované nižšie), ale sú rýchlejšie ako sigma-delta ADC (tiež diskutované nižšie).

Rozsah straty výkonu ADC SAR priamo súvisí so vzorkovacou frekvenciou. Napríklad IC, ktorý rozptýli 5 mW pri 1 MS/s, rozptýli 1 uW pri 1 kSa/s. SAR ADC sú teda pomerne flexibilné z hľadiska aplikácie a vývojár môže použiť jeden názov pre mnoho aplikácií.

Ďalšou výhodou SAR ADC je to, že „fotografujú“ analógový vstupný signál. Vzorky architektúry SAR v určitom časovom bode. Kedy to môže vývojár potrebovať? Keď potrebujete merať viacero signálov naraz, môžete vzorkovať viacero jednokanálových ADC SAR súčasne alebo simultánne vzorkovať pomocou viackanálového ADC alebo viacerých úložných vzorkovacích zariadení (SHA, Track-and-hold, T/H-cores) vrámci. To umožní systému merať viacero analógových signálov súčasne.

V prúdových transformátoroch a napäťových transformátoroch sa SAR ADC používajú v obvodoch ochrany relé. S ich pomocou ochranný systém súčasne meria rôzne fázy prúdu a napätia. V ekonomike inžinierskych sietí to prispieva k viac dobré vládnutie energetické siete.

Sigma-delta ADC - pre väčšiu presnosť

Ak potrebujete zvýšenú presnosť prostredníctvom vyššieho vzorkovania alebo maximálne efektívne bity (ENOB), sigma-delta ADC je najlepšou voľbou, najmä pre nízkošumové a presné aplikácie. Keď rýchlosť nie je taká kritická, prevzorkovanie a tvarovanie šumu v sigma-delta ADC poskytuje veľmi vysokú presnosť.

Keď sa pred 5 až 10 rokmi trh s postupnou aproximáciou ADC práve začínal saturovať, mnoho analógových spoločností investovalo do viackanálových sigma-delta jadier. Dnešným výsledkom tohto procesu sú veľmi kvalitné ADC s bitovou hĺbkou až 24 alebo 32 bitov a vzorkovacou rýchlosťou od 10 S/s do 10 MS/s.

Ktoré aplikácie môžu vyžadovať rozlíšenie viac ako 20 bitov? Príklad aplikácií, kde sa štandardne vyžaduje presnosť na úrovni maximálneho možného počtu bitov − meracie prístroje a palivové chromatografy pre ropný a plynárenský priemysel. Rovnako ako iné systémové aplikácie, ktoré stanovujú štandard v hodnotení presnosti analógových signálov, aplikácie, kde koncoví používatelia musia mať absolútnu dôveru v dáta, ktoré prijímajú.

Potrebujete modulátor?

Najnovšie sigma-delta ADC sa ťažko klasifikujú z hľadiska rýchlosti a vzorkovacej frekvencie. Tradičné sigma-delta ADC vykonávali všetky digitálne post-processingy interne (vrátane SINC/cut filtrov, decimácie, tvarovania šumu). Potom boli dáta postupne vydávané smerom von s veľmi vysokým ENOB (Effective Number of Bits - efektívny počet bitov). Napríklad, ak ste mali 24-bitový ADC, výstup bol v 24-bitovom formáte. Prvý bit bol najvýznamnejší bit (MSB) a 24. bit bol najmenej významný bit (LSB). Rýchlosť výstupu dát sa v bežnom prípade rovnala frekvencii systémových hodín vydelenej 24. Neboli to najrýchlejšie alebo najflexibilnejšie ADC.

V posledných 5-10 rokoch sa sigma-delta modulátory stali populárnejšie, najmä v aplikáciách, ktoré vyžadujú vyššiu rýchlosť (často okolo 1 Msa/s alebo viac). Bez čakania na úplnú digitalizáciu 24-bitového výstupu sigma-delta modulátor vydáva dátový tok bit po bite, čím presúva úlohu digitálneho filtrovania pre ďalšiu analýzu dát na plecia procesora alebo FPGA.

Táto flexibilita modulátora je užitočná pre aplikácie, ako je riadenie motora, kde môže stačiť 12 až 16 bitov. Riadiaca jednotka motora nemusí potrebovať 8 najmenej významných bitov 24-bitového dátového toku, ak prvých 16 bitov poskytuje primeranú presnosť analógového merania.

Sériové ADC vs. Sigma Delta: Na rýchlosti záleží

Ďalšou dôležitou témou na diskusiu sú vstupné filtre. Pripomeňme, že sériová architektúra ADC vám umožňuje vytvoriť rýchly rámec. Keď aplikácia vyžaduje vyššiu vzorkovaciu frekvenciu, vstupný filter sa stáva zložitejším. Vtedy je v mnohých prípadoch potrebný externý buffer alebo zosilňovač na „pohon“ vstupného kondenzátora a rýchle utlmenie kmitov a tento zosilňovač musí mať dostatočnú šírku pásma. Obrázok 1 zobrazuje príklad aktivácie 16-bitového sériového ADC MAX11166 500 kS/s. Čím vyššia je bitová hĺbka a čím vyššia je vzorkovacia frekvencia, tým kratší je čas potrebný na prispôsobenie vstupu a správne načítanie údajov.

Na obrázku 1 je použitý zosilňovač MAX9632 so ziskom 55 MHz a jednoduchým RC filtrom. Tento konkrétny zosilňovač dosahuje šum menej ako 1 nV/√Hz, výsledkom čoho je systémové rozlíšenie 1/10 dB efektívneho bitu.

V porovnaní s postupnými aproximačnými ADC sa dáta zo vstupu sigma-delta ADC čítajú mnohokrát, takže požiadavky na antialiasingový filter nie sú také kritické. Často postačuje jednoduchý RC filter. Obrázok 2 zobrazuje príklad pripojenia pre MAX11270 64 kSa/s 24-bitový Sigma-Delta ADC. Ide o takzvaný Wheatstoneov most s 10nF kondenzátorom zapojeným medzi diferenciálne vstupy.

Pipelined ADC – pre ultra vysoké vzorkovacie frekvencie

V tomto článku sme už spomenuli zreťazené ADC ako požadované na získanie najvyšších vzorkovacích frekvencií, napríklad v RF aplikáciách a SDR - bezdrôtovom rádiu s programová úloha frekvencie.

Za posledných 10 rokov najväčší výrobcovia analógové čipy aktívne investoval do vývoja pipeline ADC. Dve hlavné výhody reťazových ADC sú rýchlosť a výkon. S rýchlosťou vzorkovania v rozsahu od 10 MS/s do niekoľkých GS/s sa výber rozhraní pre tieto produkty stáva kritickým. Očakáva sa „veľká bitka“ okolo digitálnych výstupov zreťazených ADC. Doteraz bolo ako hlavné navrhnuté paralelné rozhranie, ale aj sériové rozhranie LVDS je celkom vhodné napríklad pre ultrazvukové aplikácie s veľkým počtom kanálov a vzorkovacou frekvenciou v rozsahu 50...65 Msa /s Nové typy rozhraní však už existujú.

Sériové rozhranie JESD204B

JESD204B je vysokorýchlostný sériové rozhranie s prenosom dát až 12,5 Gbps. Keďže sa objavil relatívne nedávno, umožnil výrobcom ADC výrazne zvýšiť vzorkovaciu frekvenciu a výrobcovia procesorov a FPGA so svojimi sériovými transceivermi ich nasledovali.

Vo viackanálovej aplikácii s viacerými paralelne zapojenými ADC sú problémom mätúce spojenia medzi ADC a FPGA/CPU. S rozhraním JESD204B je počet dátových liniek výrazne znížený, čím sa šetrí miesto na doske. Obrázok 3 zobrazuje jeden sériový výstupný pár a hodinový vstup na tomto rozhraní, čo výrazne znižuje požadovaný počet I/O pinov.

Spotreba energie potrubím ADC

S rastúcou miniaturizáciou produktov majú poprední výrobcovia ADC čoraz väčší problém so znižovaním spotreby energie. Dobrý výkon - 1 mW na 1 Msa / s. Ak sa váš výkon ADC blíži k tomuto, potom máte pri tvorbe projektu na čom stavať.

ADC optimalizované pre mikrokontroléry, FPGA, CPU a systémy na čipe

ADC zabudované do mikroobvodov spravidla nie sú najproduktívnejšie. Spočiatku, keď bol do čipu zabudovaný 12-bitový ADC, predpokladalo sa, že bude fungovať ako 8-bitový na získanie zaručených hodnôt pre efektívny počet bitov (ENOB) alebo linearitu. Aby sa dosiahol požadovaný výkon ADC, musí si používateľ pozorne preštudovať parametre celej špecifikácie a určiť, ktoré z nich majú mať garantované hodnoty. Často však iba štandardné charakteristiky alebo minimálne a maximálne hodnoty parametre zo stručnej špecifikácie.

Nedávno sa výrazne zlepšili charakteristiky ADC, ako je integrálna nelinearita (INL), diferenciálna nelinearita (DNL), chyba zosilnenia a efektívny počet bitov (ENOB), čo umožňuje aktívnejšiu integráciu ADC do mikrokontrolérov a počet mikroobvodov so zabudovanými ADC výrazne vzrástol. V súčasnosti, ak aplikácia vyžaduje konverziu s rozlíšením 12 bitov alebo menej, alebo len s niekoľkými konverznými kanálmi, mikrokontrolér je najekonomickejším riešením.

Predajcovia FPGA tiež začali vkladať ADC do svojich systémov. Napríklad spoločnosť Xilinx obsahuje 12-bitový 1 MSa/s ADC vo všetkých FPGA radu 7 a Zynq SoC. Umiestnenie ADC na doske je však veľmi dôležité. FPGA alebo procesorový modul system-on-a-chip môže byť umiestnený v značnej vzdialenosti od analógového vstupu, ktorý môže byť vo všeobecnosti umiestnený na samostatnej doske pripojenej k procesorovej doske prostredníctvom vysokorýchlostnej digitálnej zbernice. Ak nechcete podrobiť citlivé analógové signály tomuto testu, potom ADC zabudovaný do procesora alebo FPGA nie je vašou voľbou. V tomto prípade budete určite potrebovať samostatný kvalitný ADC. Napríklad pre programovateľné logické automaty (PLC) by to s najväčšou pravdepodobnosťou bol 24-bitový sigma-delta ADC.

Ak hovoríme o PLC, mali by sme spomenúť taký dôležitý prvok, akým je izolácia. Väčšina analógových vstupov PLC obsahuje určitú formu izolácie, zvyčajne digitálnu. Mnoho analógových vstupných modulov obsahuje lacné mikrokontroléry pre rýchlu odozvu a prerušenia. V tomto prípade umiestnenie izolácie určuje, či sa má použiť vstavaný ADC. Ak je izolácia umiestnená medzi procesorom (alebo mikrokontrolérom) a zbernicou, je vhodný vstavaný ADC. Ak je potrebné izolovať mikrokontrolér od vysokonapäťových vstupov, potom najlepšie riešenie sú integrovaný ADC a digitálny izolátor.

Aká je najlepšia voľba?

Diskutovali sme o niekoľkých charakteristikách moderných ADC. Ako dôležité sú rýchlosť, výkon a presnosť signálov, ktoré meriate?

Ak potrebujete jednoduché odčítanie údajov s nízkym rozlíšením pre domáce použitie, s najväčšou pravdepodobnosťou to dokážu ADC zabudované do mikrokontroléra, FPGA, procesora alebo systému ADC na čipe. Ak má vaša aplikácia nízku rýchlosť (analógový vstup blízko priamy prúd pomaly sa meniaci teplotný signál), sigma-delta ADC je najlepšou voľbou. Ak sa vstupný signál mení dostatočne rýchlo, ako je to v prípade analýzy vibrácií motora s rýchlosťou približne 1000 otáčok za minútu, sériový (SAR) ADC je najlepšou voľbou. Ak aplikácia musí merať najrýchlejšie sa meniace analógové signály, ktoré existujú, potom najlepšia voľba– pipeline ADC.

Hlavná fráza, na ktorú by ste v procese výberu ADC nemali zabudnúť, je „záleží...“. Ak ste vývojár digitálnych obvodov alebo odborník na napájanie zmätený výberom správneho ADC - dozviete sa podrobné pokyny. ADC sú zložité mikroobvody s mnohými nuansami, ktoré si vyžadujú starostlivé preštudovanie údajového listu a súprav na ladenie. Tabuľka 1 ukazuje minimálne a maximálne parametre ADC dostupných na trhu. Toto je skutočný obraz dnes. Ktovie, ako sa to v najbližších rokoch zmení?

Tabuľka 1. Typický rozsah výkonu ADC

* – výstupná rýchlosť modulátora

Nahradením komparátorov v priamo váženej štruktúre ADC lineárnymi zosilňovačmi a porovnaním výstupných napätí každého so sériou komparátorov s viacerými referenčnými napätiami je možné zvýšiť vstupnú impedanciu. Je pravda, že v tomto prípade sa počet komparátorov a logických brán v dekódovacom obvode nezníži.

Patentovaný Hewlett-Packard nová metóda, nazývané analógové dekódovanie, ktoré teoreticky umožňuje použiť iba N komparátorov, zámkov a XOR brán na N-bitovú analógovo-digitálnu konverziu.

Metóda je založená na použití analógových dekódovacích obvodov pracujúcich na niekoľkých úrovniach, na rozdiel od konvenčných komparátorov pracujúcich na jednej úrovni.

2.4. Výstupné kódovanie

V priamom váženom ADC sú výstupy komparátorov, ktorých referenčné napätia sú menšie ako vstupný signál, v stave 1 a tie, ktorých referenčné napätia sú väčšie ako vstupné, sú v stave 0. Analogicky s ortuťovým teplomerom je takýto výstupný kód sa nazýva termometrické. Pri zmene vstupného signálu sa súčasne mení stav iba jedného komparátora. Momenty činnosti týchto prvkov a príchod hodinových impulzov spúšťačov západiek sú však nezávislé, čo pri určitých pomeroch oneskorenia týchto prvkov môže viesť k vzniku nestability vo výstupnom kóde ADC, nazývaného „iskrenie“. kód“. Jedným zo spôsobov boja proti tomuto javu je zostrojiť dekódovacie zariadenie využívajúce Grayov kód, v ktorom sa môže naraz meniť stav iba jedného bitu.

2.5. Funkcia detekcie vrcholu

Aby bolo možné zapísať veľký fragment signálu do obmedzenej pamäte dostupnej v zariadení, musí byť vzorkovacia frekvencia znížená v porovnaní s maximom. V tomto prípade môže dôjsť k vynechaniu krátkych zhlukov signálu. Ak chcete zabrániť tomuto javu, môžete použiť nasledujúcu techniku. Vzorkovacia frekvencia je vždy maximálna. Výsledok každého N-tá vzorka, kde N je deliaci faktor vzorkovacej frekvencie. Na zvýraznenie maximálneho kladného napätia medzi záznamami sa hodnota aktuálnej vzorky neustále porovnáva s predchádzajúcou a väčšia je uložená. Podobne je pridelené maximálne záporné napätie. Takéto "inteligentné" zariadenia využívajúce popísaný rekurzívny algoritmus sú zabudované do niektorých nových digitálnych osciloskopov. Napríklad osciloskop Hewlett-Packard HP54800 dokáže ukladať impulzy až do 500 ps, ​​čo zodpovedá vzorkovacej frekvencii 2 GHz.

Ryža. 1. Štrukturálny diagram "klasického" priameho váhového ADC

Ryža. 2. Interpolačná štruktúra priameho váženia ADC

S opísaným algoritmom je minimálne trvanie zvoleného impulzu obmedzené časom úplného cyklu konverzie ADC, ktorého značná časť sa vynakladá na konverziu výstupného kódu porovnávacej linky na výstupný signál pomocou viacstupňového logický diagram. Zmenou logického obvodu ADC môže byť oneskorenie ADC znížené na oneskorenie jednej západky. Štruktúra takéhoto digitálneho špičkového detektora Raytheon TDC1035 je znázornená na obr. 3. Od „klasického“ (obr. 1) sa líši tým, že namiesto hradlových D-klopných obvodov sú tu použité RS-klopné obvody, ktoré sa odpália ihneď po príchode zodpovedajúceho signálu komparátora a v tomto stave zostanú až do príde resetovací impulz. "Termometrický" výstupný kód RS-flip-flop linky predstavuje kód špičkovej hodnoty signálu. Čas jeho prevodu do štandardnej podoby už nemá prísne obmedzenia. Tento ADC je založený na pomerne starej technológii a má garantovanú dobu trvania impulzu 30 ns, meranú s plnou 8-bitovou presnosťou.

Ryža. 3. Konštrukčná schéma špičkového detektora s priamym vážením ADC Raytheon TDC1035 Obr.

3. Typ potrubia ADC (Pipeline)

Ako bolo uvedené vyššie, maximálna bitová šírka priamo váženého ADC je 10. Na zvýšenie rozlíšenia je potrebné použiť iné štruktúry. Mnohé z dnešných vysokorýchlostných ADC pozostávajú z uzlov, ktoré sekvenčne spracovávajú signál počas niekoľkých hodinových cyklov vzorového signálu. V tomto prípade sa frekvencia výskytu výstupných kódov rovná frekvencii vzorového signálu. Nazývajú sa Pipeline ADC.

3.1. Hrubé potrubie ADC (subbranging)

Zároveň je v súčasnosti najbežnejšou metódou najprv prevod skupiny číslic vyššieho rádu do digitálnej podoby (hrubý prevod). Pomocou DAC sa prijatý kód prevedie na analógový signál, ktorý sa odčíta od vstupu. Diferenciálne napätie sa zosilní a privedie do ADC, ktorý prevedie skupinu číslic nízkeho rádu (presný prevod). Počet takýchto spresňujúcich transformácií, a teda kaskád, môže byť dosť veľký. ADC nízkeho a vyššieho rádu pracujú súčasne a sekvenčne spracovávajú prichádzajúce vzorky. Zariadenie môže využívať interné ADC postavené na rôznych princípoch – priame váženie alebo napríklad uvažované nižšie MagAmps.

Na obr. Obrázok 4 zobrazuje štruktúru pokročilého 12-bitového Subrangeing ADC AD9042 od Analog Devices, ktorý je dostupný vo verziách so vzorkovacou frekvenciou 60 a 41 MHz. Prvá schéma vyzdvihnutia a podržania SHA1 ukladá vzorku signálu obvyklým spôsobom počas trvania konverzie. Jeho výstupný signál je konvertovaný ADC, ktorého výstupný kód je uložený v vyrovnávacom registri a používa sa aj na ovládanie DAC. Schéma zadržania vzorky SHA2 sa používa na zabránenie tomu, aby činnosť prvého ADC ovplyvňovala presnosť nasledujúcej časti zariadenia. Signál DAC sa odčíta od jeho výstupného signálu. Diferenciálne napätie je zosilnené a uložené obvodom vzorkovania a podržania SHA3 na čas potrebný na činnosť druhého ADC. O správna prevádzka prvého ADC, jeho chyba nepresiahne jednu z najmenej významných číslic. Počet číslic druhého prevodníka je zvolený tak, že počet číslic prvého a druhého ADC je o jednu viac ako kapacita ADC ako celku. Overbit sa používa na opravu chyby prevodu prvého ADC. Aby to bolo možné urobiť, DAC musí mať presnosť aspoň ako ADC ako celok, teda v tomto prípade 12-bitový, a sčítací zosilňovač musí mať taký zisk, aby váha najvýznamnejšej číslice druhý ADC nie je menší ako najmenej významná číslica prvého. V tomto prípade bude korekčný logický obvod, ktorý je úplnou sčítačkou, schopný znížiť chybu prevodu na hodnotu zodpovedajúcu danému počtu bitov ADC. Zvláštnosťou je použitie ADC firmy dobre zvládnutého typu MagAmps a pre získanie vysokej linearity a rýchlosti DAC so 63 prúdovými zdrojmi, z ktorých váhový koeficient zodpovedá špecifickému kódu. Technické myšlienky tohto rámca sa používajú v mnohých ďalších produktoch Analog Devices.

Ryža. Obr. 4. Štrukturálny diagram zreťazeného ADC s korekčnou logikou Analog Devices AD9042

ADS807 ADC, ktoré používa Burr-Brown vo všetkých sériách vysokorýchlostných ADC, má podobnú štruktúru: 12-bitový ADS80X (najrýchlejší ADS807 - 53 MHz), 10-bitový ADS82X a ADS90X (najrýchlejší ADS824 - 70 MHz), 8 -bitové ADS83X a ADS93X (najrýchlejšie ADS831 - 80 MHz).

Všetky vysokorýchlostné ADC od Texas Instruments sú tiež založené na tejto metóde. Pretože používajú interné priame váženie (Flash) ADC, spoločnosť nazýva ich štruktúru Samiflash. S výnimkou TLC876 sú všetky 8-bitové a používajú dva interné 4-bitové ADC. Najrýchlejší z nich je TLV5580 (8 bitov, 80 MHz, oneskorenie výstupného kódu - 4,5 cyklu), najpresnejší je TLC876 (10 bitov, 20 MHz, používa 5 interných dvojmiestnych ADC).

3.2. Viacstupňové s jednobitovými ADC

Jedna z prvých verzií pipeline ADC (ripple) pozostávala z identických kaskád zapojených do série. Každý stupeň obsahoval zosilňovač, jednobitový DAC a komparátor [X]. Vstupný signál bol zapamätaný obvodom uchovania vzorky, vstúpil do prvého komparátora, keď bol spustený, bol od vstupného signálu odčítaný jednobitový DAC signál, zosilnený 2-krát zosilňovačom (na získanie rovnakej citlivosti vo všetkých kaskádach ) a vstupuje ako rozdielový signál do ďalšej kaskády. Každá z kaskád teda vykonala jednobitovú analógovo-digitálnu konverziu. Súbor signálov z výstupov všetkých komparátorov predstavoval výsledok transformácie, ktorý bol výstupnou logikou prekódovaný do štandardnej podoby. Doba konverzie bola určená hlavne časom, ktorý signál potreboval na prechod cez všetky stupne.

Ryža. 5. Štrukturálny diagram jednobitového MagAmp ADC - prvok zreťazeného ADC

Vylepšená štruktúra potrubia postavená z jednobitových ADC sa nazýva Magnitude Amplifiers alebo skrátene MagAmps, pretože používa zosilňovače absolútnej hodnoty signálu. Používajú sa aj iné názvy. Ekvivalentný obvod kaskády takéhoto ADC je znázornený na obr. 5. Komparátor určí znamienko vstupného napätia, podľa ktorého vytvorí výstupný bit. Zároveň riadi znamienko zosilnenia, s ktorým signál vstupuje do ďalšieho stupňa: +2 alebo -2. Referenčné napätie VR sa sčítava s napätím na výstupe spínača, čím sa vytvorí rozdielový signál privádzaný do ďalšieho stupňa. Na rozdiel od vyššie opísaného variantu (zvlnenie) má táto závislosť skoky iba v derivácii, ale nemá prudké skoky v amplitúde, čo pomáha dosiahnuť vysokú rýchlosť konverzie. Hlavným faktorom, ktorý umožňuje dosiahnuť vysoký konverzný pomer, bola možnosť implementovať do nových štruktúr analógových IO s riadením prúdu vysokorýchlostné diferenciálne stupne s nízkym skreslením a presnosťou až 8 bitov bez použitia spätnej väzby. Pre tvar závislosti sa tento ADC nazýva aj skladaný (folded) a pre výstupné kódovanie vo forme Grayovho kódu sa nazýva aj sekvenčný Grey ADC. Vďaka vyrobiteľnosti sa tieto štruktúry často používajú pri konštrukcii lacných ADC s dobrý výkon. Napríklad Analog Devices vo svojich 12-bitových AD9042 ADC, ich sérii AD922X až do 10 MHz vzorkovacej frekvencie, jej duálnej 8-bitovej AD9059 60 MHz vzorkovacej frekvencii (5 najvýznamnejších bitov) a jej 8-bitovej AD9054 200 MHz vzorkovacej frekvencii (4 staršie číslice).

4. O aplikácii viacfázového odberu vzoriek

Keď sú vzorkovacie signály nestabilné, čo sa zvyčajne prejavuje vo forme chvenia vo fáze, signály s frekvenciou úmernou vzorkovacej frekvencii vykazujú výskyt charakteristických nelineárne skresleniečím väčšia, tým vyššia je rýchlosť zmeny signálu. Na zvýšenie stability časovania hodín sa prijímajú špeciálne opatrenia, napríklad nové osciloskopy Hewlett-Packard používajú obvod na tvarovanie slučky fázového závesu, ktorý poskytuje veľmi stabilný hodinový signál.

Často vo vysokorýchlostných ADC postavených na rôznych princípoch sa na zvýšenie ekvivalentnej vzorkovacej rýchlosti zariadenia ako celku používa paralelne niekoľko ADC pre vstupy a vzorky s časovým posunom voči sebe navzájom. Táto metóda, nazývaná viacfázové vzorkovanie, poskytuje významné výhody v rýchlosti konverzie, ak je čas na zaznamenanie (vzorkovanie) signálu do jednej fyzickej pamäťovej bunky podstatne kratší ako čas od príchodu vzorového signálu do objavenia sa signálu na výstup ADC. Napríklad vo vyššie uvedenom AD9059 má vstavaný obvod na uchovanie vzorky čas vzorkovania 1 ns a minimálny interval medzi vzorkovacími signálmi je 16,7 ns. Túto príležitosť však treba využívať opatrne. Obmedzenia spôsobené nedostatočnou stabilitou vzorkovacích signálov a rozdielom v čase konverzie pre ADC zahrnuté v zariadení vedú k tomu, že teraz sa najčastejšie prekladajú iba dva ADC vyrobené na rovnakom čipe ako AD9058, alebo táto možnosť je úplne opustené, ako v nových osciloskopoch od Hewlett-Packard.

Literatúra

1. Katalóg Tektronix, 1988
2. Denbnovetsky S.V. a kol., Pamäťové osciloskopy s katódovým lúčom. Moskva, "Rádio a komunikácia", 1990.
3. 20X násobenie hodín presúva rýchlosť digitalizácie prenosných ďalekohľadov do Hiperdrive. Richard B. Rudloff, Hewlett-Packard Corp.
4. Digitálny záznamník impulzných signálov AFI-1700. Technický popis a návod na použitie. Ústav jadrovej fyziky, Sibírska pobočka Akadémie vied ZSSR, 1994
5. 500 Mpsps 8-bitový Flash ADC, Analógový sprievodca dizajnom, 7. vydanie, Maxim Integrated Products, Inc.
6. Walt Kester. Vysokorýchlostné vzorkovanie a vysokorýchlostný ADC. Vysokorýchlostné konštrukčné techniky, Analog Devices Inc.
7. Zima 1999 Referenčná príručka dizajnéra, CD, Analog Devices Inc.
8. 1997 Data Book, CD, Raytheon Electronics Semiconductor Division.
9. 1999 Katalóg CD-ROM, Burr-Brown Corporation.
10. Príručka pre dizajnérov & Data Book.